扩充外部记忆体的data.pptVIP

MCS-51 Architecture Instructor: Dr. Yue shan Chang Associate Prof. Dept. of CSIE, NTPU 2006 Fall U3557 MCS-51 Architecture Popular single chip microcomputer in the industry. Single chip microcomputer 8 bits CPU 4 I/O port: Port 0 ~ Port 3 Parallel I/O and Serial I/O (UART) ROM: 4K RAM: can be externally extend up to 64K Timer/counter Bus control Interrupt control. Clock generator MCS-51 Architecture Pins assignment function P0 (P0.0~P0.7) 擴充外部記憶體的data and address bus I/O port, 需要提昇電阻 每一個位元可以被單獨定址 當輸入接腳時需先把1寫到接腳上 P1 (P1.0~P1.7) I/O port 每一個位元可以被單獨定址 當輸入接腳時需先把1寫到接腳上 P2 (P2.0~P2.7) 擴充外部記憶體的data and address bus I/O port 每一個位元可以被單獨定址 當輸入接腳時需先把1寫到接腳上 MCS-51 Architecture P3 (P3.0~P3.7) I/O port 每一個位元可以被單獨定址 當輸入接腳時需先把1寫到接腳上 Special function P3.0 - RXD: 串列port的輸入腳 P3.1 - TXD 串列port的輸出腳 P3.2 - /INT0 外部中斷0接腳 P3.3 - /INT1 外部中斷1接腳 P3.4 - T0 Timer0外部輸入腳 P3.5 - T1 Timer1外部輸入腳 P3.6 - /WR 外接資料記憶體寫入訊號 P3.7 - /RD 外接資料記憶體讀出訊號 MCS-51 Architecture RST (reset) ALE/(/PROG) CPU讀取外部記憶體是當Address latch enable 正常操作下產生1/6的振盪頻率輸出 在燒錄ROM/EPROM時: ALE接腳做為接受燒錄脈波的訊號 /PSEN (Program store enable) 外部程式記憶體讀取致能訊號 /EA /EA=LOW時CPU只會讀取外部ROM資訊 /EA=HIGH時CPU只會讀取內部ROM資訊 XTAL1及XTAL2 頻率振盪器接腳 Duty cycle = 12/frequency of XTAL MCS-51 Architecture MCS-51 Architecture Internal function block Cpu memory 算術邏輯運算單元 指令解碼器 程式計數器 控制單元 內部程式記憶體 內部資料記憶體 暫存器群 MCS-51 Architecture Registers A: 累積器 B: B暫存器 PSW: 程式狀態字組 SP: 堆疊指標 DPTR: 資料指標暫存器 由DPH及DPL組成16位元的暫存器, 可用來存取外接的資料或程式記憶體 P0~P3: Port 0到Port 3 IP: 中斷優先權暫存器 IE: 中斷致能暫存器 MCS-51 Architecture TMOD: 計時/計數模式暫存器 TCON: 計時/計數控制暫存器 TH0/TL0及TH1/TL1: 2 個16位元的計時計數器 SCON: 串列埠控制暫存器 SBUF: 串列埠資料緩衝器 MCS-51 Architecture XTAL Timing 每個機械週期為6個狀態 每個狀態有二個clock MCS-51 Architecture Interrupt MCS-51 Architecture 中斷來源 外部中斷 計時器溢位 串列埠 每種中斷對應一個中斷向量表位址 該位址可以存放ISR * * *