东南大学soc集成电路历史与发展趋势.pptVIP

* 散热不好有何结果？ 图片来自 /2001/09/17/hot_spot * 摩尔定律能维持多久？ 历史证明了摩尔定律是正确的 它会失效吗？ 物理限制: 65nm工艺下，SiO2的厚度大概是5个原子直径大小 经济限制: 技术的发展需要金钱支撑 摩尔在2007年说，“摩尔定律”还可以继续保持10年，但之后就很难了。 * 摩尔定律的影响 新一代的制造工艺是原来的0.7倍 新一代的芯片可集成原来2倍的功能，而芯片面积却没有明显增加 同样功能的芯片，成本降低一半 但新的挑战也随之而来…… * 设计复杂度 集成了越来越多的晶体管，难以用传统的手工方法来设计和处理 解决方法： CAD工具 层次化设计 设计复用 * 功耗和噪声 功耗变大，散热成为不得不考虑的问题 电路复杂以后，产生噪声和互相干扰 解决方法: 更好的物理设计 * 连线面积 器件多了以后，互连线也随之增加，连线占用了大量的硅片面积 解决方法: 增加更多的连线层 使用CAD工具进行三维布线 * 互连线延时 互连线变长，连线上的延时增加，成为限制电路性能的主要因素之一 解决方法: 使用铜材料做互连 在物理上优化连线的长度，增加驱动能力，优化驱动器 * 设计能力 * 设计方法 如何设计功能越来越多的电路? 芯片的规模每两年增加一倍，但设计工程师的数量并没有每两年增加一倍 所以，我们需要高效的设计方法 用层次化抽象的方法来设计电路 * VLSI不同层次的抽象 设计规范 (what the chip does, inputs/outputs) 架构 major resources, connections 功能 logic blocks, FSMs, connections 电路 transistors, parasitics, connections 版图 mask layers, polygons 逻辑 gates, flip-flops, latches, connections * 芯片的层次 n+ n+ S G D + 物理器件 晶体管电路 门电路 功能模块 芯片 * Future of scaling * 不同设备的分类 * More moore and more than moore * More than moore 随着线宽越来越小，制造成本在成指数的上升； 随着线宽接近纳米尺度时，支配半导体的物理基础理论也越来越超越宏观的理论，而需要微观的量子理论，芯片的漏电也越来越大。 一直驱动半导体行业的摩尔定律在经济和物理极限的作用下，不能再有效的引领这个行业的发展。 目前互联网，泛在网络接入的发展，人们越来越多的关注超越摩尔定律或后摩尔时代。作为最现代化，最为精细化，最为技术密集的半导体行业怎样驱动人类工业文明的发展？ 也许：多层硅多功能芯片封装，作为sensor的MEMS和化合物半导体将引领半导体新的发展，这意味着技术上不再单纯依靠CMOS，而进入模拟技术（analog），射频技术（RF），传感及作动（sensor and actuator）综合时代，即开始芯片级系统时代system-on-chip。 * Review（1） 摩尔定律 1965, Gordon Moore预测单个芯片上的晶体管数目每18~24个月会增加一倍 实际上 单个芯片上的晶体管数目每两年增加一倍 工作频率每两年提高一倍，现在已放慢了速度 功耗曾经每两年提高不止一倍，现在已不再增加 因为功率密度的增加会导致散热成本大大增加。 * Review（2） 摩尔定律所带来的挑战 物理限制: 65nm工艺下，SiO2的厚度大概是5个原子直径大小 设计越来越复杂，不能用传统的手工方法来设计 功耗变大，散热成为不得不考虑的问题 电路复杂以后，产生噪声和互相干扰 器件多了以后，互连线也随之增加，连线占用了大量的硅片面积 互连线变长，连线上的延时增加，成为限制电路性能的主要因素之一 芯片的规模每两年增加一倍，但设计工程师的数量并没有每两年增加一倍 * 3 decimal 6-bit number No.2 rebuilt by Museum of Science UK * Commercial product in 1950 * Noyce * 8人叛逆帮：intel、amd、nsc 硅谷人才摇篮 1969年在森尼维尔举行的一次半导体工程师大会上， 400位与会者中，未曾在仙童公司工作过的还不到24人。 * 用于助听器 * From 1 to 800 million takes 60 years. * * 系统芯片（SoC）设计 * 目标与要求 目标 复习VLSI系统导论的知识 介绍SoC设计的基本方法和技术 建立架构SoC芯片的基本能力 要求 具有计算机体系结构的背景知识