现代微处理器体系结构.ppt

中国科学技术大学 现代微处理器体系结构 周学海 xhzhou@ustc.edu.cn 05120512中国科学技术大学 第三章 流水线技术 3.1 流水线的基本概念3.2 DLX的基本流水线3.3 流水线的相关3.4 异常处理3.5 DLX中多周期操作的处理3.6 MIPS R4000流水线 Review:性能评测 平均CPI? 每类指令的使用频度 是否可以使 CPI 4.1? 在一条指令执行过程中下图有许多空闲部件 可以让指令重叠执行?? 3.1 流水线的基本概念 洗衣为例 Ann, Brian, Cathy, Dave 每人进行洗衣的动作： wash, dry, and fold washer需要 30 minutes Dryer 需要 40 minutes “Folder” 需要 20 minutes Sequential Laundry 顺序完成这些任务需要 6 小时 如果采用流水作业, 需要多长时间? 流水线作业: 尽可能让任务重叠进行 流水作业完成四人的洗衣任务只需要 3.5 hours 流水线技术要点 流水线技术并不能提高单个任务的执行效率，它可以提高整个系统的吞吐率 流水线中的瓶颈——最慢的那一段 多个任务同时执行，但使用不同的资源 其潜在的加速比＝流水线的级数 流水段所需时间不均衡将降低加速比 流水线存在装入时间和排空时间，使得加速比降低 由于存在相关问题，会导致流水线停顿 3.2 DLX的基本流水线 指令流水线：CPU执行大量的指令，指令吞吐率非常重要 DLX 的指令格式 DLX数据通路一种简单实现 基本操作(Step 1 2) Step 1 - IF IR -- Mem[PC] fetch the next instruction from memory NPC -- PC + 4 compute the new PC Step 2 - ID - instruction decode and register fetch step A -- Regs[IR6..10] B -- Regs[IR11..16] 可能读取的寄存器值没有用，但没有关系，译码后如果无用，以后操作就不用 Imm ? ((IR16)16 ## IR16-31 基本操作－Step 3, 执行阶段 根据译码的结果，有四种情况 Memory Reference ALUOutput -- A + (IR16)16 ## IR16..31 effective address SMD -- B data to be written if it is a STORE -- SMD (store mem data) = MDR Register - Register ALU instruction ALUOutput -- A op B Register - Immediate ALU instruction ALUOutput -- A op ((IR16)16 ## IR16..31)) Branch/Jump ALUOutput -- NPC + (IR16)16 ## IR16..31 cond -- A op 0 for conditional branches A’s value is the condition base (= for BEQZ) 在简单的 Load-Store机器中，不存在即需要计算存储器地址，指令地址，又要进行ALU运算的指令，因此可以将计算有效地址与执行合二为一，在一个流水段中进行。 Step 4 Step5 Step 4 MEM - memory access/branch completion memory reference LMD Mem[ALUOutput] if it’s a load; LMD (load memory data) = MDR 或 Mem[ALUOutput] -- SMD branch if (cond) then PC -- ALUOutput else PC -- NPC for Jumps the condition is always true Step 5 WB - write back Reg - Reg ALU Regs[IR16..20] -- ALUOutput Reg - Immed ALU Regs[IR11..15] -- ALUOutput Load Regs[IR11..15] -- LMD 这种结构是否可行 模型是正确的，但没有优化 还有其他选择 指令和数据存储器是否可以分开 采用一个长周期还是5个短周期实现 单周期和多周