《计数器构成分频器》.docVIP

计数器构成分频器 分频器可用来降低信号的频率，是数字系统中常用的器件。例如在一个数字电话PCM30/32路基群系统中，需要各种各样的基准脉冲信号实现采样、编码、同步等，这些信号就是依靠分频器产生的。该系统的时钟脉冲产生电路的方框图如图1所示。由晶体振荡器产生4096kHz的高稳定的基准信号，通过2分频产生2048kHz的系统基准时钟信号。该信号经过8分频产生用于编码和解码的256 kHz的位脉冲信号，位脉冲信号再经过32分频产生8 kHz的采样脉冲，最后将采样脉冲16分频产生500 Hz的复帧脉冲信号。 图1 PCM30/32路基群系统时钟框图 由此可见，我们可以通过分频的方法，利用一个高稳定的信号源产生多种频率的信号。这是数字系统中为获得各种时钟脉冲所采用的最普遍的方法。 下面介绍采用集成计数器实现的程序分频器，它在通信、雷达、自动控制系统中得到广泛应用。 1. 一般程序分频器 分频器的输入信号频率fI与输出信号频率fO之比叫做分频比N。程序分频器是指分频比N随预置数据而变的数控分频器，因此，凡具有并行置数功能的计数器都可以组成程序分频器。图2（a）是程序分频器的一般框图，图2（b）是分频比N=7的程序分频器输出信号uO与输入信号uI的同步波形。由图可知，其分频比N = fI / fO = TO /TI =7。 （a） （b） 图2 程序分频器 2. M / M+1分频器 M / M+1分频器在频率合成器中经常采用，它有两种工作模式，即M次分频模式和M+1次分频模式。 图3 M / M+1分频器 图3是一个由74LS163二进制计数器和门电路组成的M / M+1分频器。图中uI、uO分别是输入、输出信号；b4 ~b1是分频器数据输入端，b4 ~b1的值应为M的二进制数。SC是工作模式控制端，SC = 0时，分频比为M，SC=1时，分频比为M+1。该分频器包括两部分，其一为74LS163和非门组成的可控分频器，分频次数由预置数b4 b3b2b1控制；其二为或门和异或门组成的码组变换器，由它为74LS163提供预置数据。当SC = 0时，码组转换器用作变补器，预置数b4 ~b1是输入数b4 ~b1的补码，故可控分频器作M次分频；SC=1时，转换器用作变反器，b4 ~b1是b4 ~b1的反码，故可控分频器作M+1次分频。图中EP和ET为计数控制端，C是进位端，是同步并行置入控制端。