多核处理器体系结构分析.pptVIP

* 同构多核－全对称多核 Single chip cloud 50+ core * * * * 对于多核CPU，优化操作系统任务调度算法是保证效率的关键。一般任务调度算法有全局队列调度和局部队列调度。前者是指操作系统维护一个全局的任务等待队列，当系统中有一个CPU核心空闲时，操作系统就从全局任务等待队列中选取??? 就绪任务开始在此核心上执行。这种方法的优点是CPU核心利用率较高。后者是指操作系统为每个CPU内核维护一个局部的任务等待队列，当系统中有一个CPU内核空闲时，便从该核心的任务等待队列中选取恰当的任务执行，这种方法的优点是任务基本上无需在多个CPU核心间切换，有利于提高CPU核心局部Cache命中率。目前多数多核CPU操作系统采用的是基于全局队列的任务调度算法。?  * Roadmap of Intel Processors * ENERGY-EFFICIENT PERFORMANCE TIME Single-core, single-thread Hyper-Threading Dual Core Quad-Core 10’s to 100’sof cores Era ofTera-ScaleComputing Intel 多核处理器 2005年取消了4GHz主频的P4处理器 终止了采用主频为处理器命名 2006，Woodcrest (Xeon 5100) 和Clovertown四核，推出移动(Centrino Duo Mobile/Core Due)，桌面（Pentium D/Core Due），工作站（Dual-Core Xen），高性能服务器（Dual-Core Itanium2） Multi-everywhere 单芯片中处理器核心数目提高到10－100数量级，Tera-Scale项目要求处理万亿量级浮点运算能力 －－2015 year * Intel双核的核心技术 Homogeneous Multi-core Each with its own execution resources Each with its own L1 cache 32K instruction and 32K data 8-way set associative; 64-byte line Both cores share the L2 cache 2MB 8-way set associative; 64-byte line size 10 clock cycles latency; Write Back update policy * EXE Core FP Unit EXE Core FP Unit L2 Cache L1 Cache L1 Cache System Bus (667MHz, 5333MB/s) Intel双核的核心技术（续） Shared between the two cores Advanced Transfer Cache architecture Reduced bus traffic Both cores have full access to the entire cache Dynamic Cache sizing * Bus 2 MB L2 Cache Core1 Core2 Enables Greater System Responsiveness Intel双核的核心技术（续） * Streaming SIMD Extensions (SSE) Decoder Throughput Improvement High Performance Computing Digital Photography Digital Music Video Editing Internet Content Creation 3D 2D Modeling CAD Tools SSE/SSE2 Instruction Optimization Floating Point Performance Enhancement New Enhanced Streaming SIMD Extensions 3 (SSE3) Providing True SIMD Integer Floating Point Performance! Intel四核 * Intel Core微架构 * Many Integrated Core Architecture * Single chip cloud 50+ core 产业界多核处理器竞争激烈 AMD公司的多核心处理器 Intel公司的多核心处理器 IBM公司的多核心处理器 SUN/HP公司的多核心处理器 * IBM公司