EDA技术—VHDL版期末试卷(含答案).docxVIP

班级学号姓名密封线内不得答题 班级 学号 姓名 密 封 线 内 不 得 答 题 2010—2011 学年第一学期期末考试试  器件 C．XC9500 系列器件  D．FLEX 系列器 卷（闭卷） 年级 2008 专业 信息处理与交换 （本） 课程名称 EDA 技术基础 教师出题时请勿超出边界虚线； 2、学生答题前将密封线外的内容填写 清楚，答题不得超出密封线； 3、答题请用蓝、黑钢笔或圆珠笔。 一、单项选择题（30 分） 1．以下描述错误的是 C ．QuartusII 是 Altera 提供的 FPGA/CPLD 集成 开发环境 ．Altera 是世界上最大的可编程逻辑器件供应 商之一 ．MAX+plusII 是 Altera 前一代 FPGA/CPLD 集 成开发环境 QuartusII 的更新换代新产品 ．QuartusII 完全支持 VHDL、Verilog 的设计流 程 2．以下工具中属于 FPGA/CPLD 开发工具中的专用 综合器的是 B A．ModelSim B．Leonardo Spectrum C．Active HDL D．QuartusII 3．以下器件中属于 Xilinx 公司生产的是 C 件 4．以下关于信号和变量的描述中错误的是 B ．信号是描述硬件系统的基本数据对象，它的 性质类似于连接线 ．信号的定义范围是结构体、进程 ．除了没有方向说明以外，信号与实体的端口 概念是一致的 ．在进程中不能将变量列入敏感信号列表中 5．以下关于状态机的描述中正确的是 B ．Moore 型状态机其输出是当前状态和所有输 入的函数 ．与 Moore 型状态机相比，Mealy 型的输出变 化要领先一个时钟周期 ．Mealy 型状态机其输出是当前状态的函数 D．以上都不对 6．下列标识符中， B 是不合法的标识符。 A．PP0 B．END C．Not_Ack D．sig 7．大规模可编程器件主要有 FPGA、CPLD 两类， 下列对 CPLD 结构与工作原理的描述中，正确的 是 C 。 A．CPLD 即是现场可编程逻辑器件的英文简称 B．CPLD 是基于查找表结构的可编程逻辑器件 C．早期的 CPLD 是从 GAL 的结构扩展而来 D．在 Altera 公司生产的器件中，FLEX10K 系 A．ispLSI 系列器件 B．MAX 系列 列属 CPLD 结构 第 1 页（共 6 页） 班级学号姓名密封线内不得答题 班级 学号 姓名 密 封 线 内 不 得 答 题 8．综合是 EDA 设计流程的关键步骤，在下面对综 合的描述中， D 是错误的。 ．综合就是把抽象设计层次中的一种表示转化 成另一种表示的过程 ．综合就是将电路的高级语言转化成低级的， 可与 FPGA / CPLD 的基本结构相映射的网表文 件  配→编程下载→硬件测试 ．原理图/HDL 文本输入→功能仿真→综合→编 程下载→→适配硬件测试； ．原理图/HDL 文本输入→功能仿真→适配→编 程下载→综合→硬件测试 12．在 VHDL 语言中，下列对进程（PROCESS）语 句的语句结构及语法规则的描述中，正确的是 C．为实现系统的速度、面积、性能的要求，需 A 。 要对综合加以约束，称为综合约束 D．综合可理解为，将软件描述与给定的硬件结 构用电路网表文件表示的映射过程，并且这种映 射关系是唯一的（即综合结果是唯一的） 9．嵌套使用 IF 语句，其综合结果可实现 A 。 A．带优先级且条件相与的逻辑电路 ．条件相或的逻辑电路 ．三态控制电路 ．双向控制电路 ．PROCESS 为一无限循环语句；敏感信号发生 更新时启动进程，执行完成后，等待下一次进 程启动 ．敏感信号参数表中，应列出进程中使用的所 有输入信号 ．进程由说明部分、结构体部分、和敏感信号 参数表三部分组成 ．当前进程中声明的变量也可用于其他进程 13．下列语句中，不属于并行语句的是 B 10．在 VHDL 语言中，下列对时钟边沿检测描述中， 错误的是 D 。 A．if clkevent and clk = ‘1’ then B．if A．进程语句 C．元件例化语句 D．WHEN…ELSE…语句 B．CASE 语句 falling_edge(clk) then C．if clk’event and clk = ‘0’ then D．if clk’ stable and not clk = ‘1’ then 14．VHDL 语言共支持四种常用库，其中哪种库是 用户的 VHDL 设计现行工作库 D 11．下列那个流程是正确的基于 EDA 软件的 FPGA / CPLD 设计流程 B A．IEEE 库 库 D．WORK 库 B．VITAL 库 C．STD ．原理图/HDL 文本输入