八位十进制数字频率计的设计.docxVIP

2012~2013 学年  第二学期 《数字系统设计》 课 程 设 计 报 告 题 班 姓  目： 级： 名：  数字频率计的设计 10 电子信息（1） 鲍学贵 李闯 王群 卢军 张力 付世敏 凌玲  尹凡 指导教师：  周珍艮 电气工程系 2013 年 6 月 《数字系统设计》任务书 课题名称 数字频率计的设计 指导教师 周珍艮 执行时间 2012~2013 学年第二学期 第 14 周 学生姓名 学号 承担任务 评分 鲍学贵 1009121003 系统方案设计及协调 李闯 1009121037 硬件电路设计（1） 王群 1009121061 硬件电路设计(2) 张力 1009121089 软件设计(1) 卢军 1009121047 软件设计(2) 付世敏 1009121105 课程设计的撰写 (1) 凌玲 1009121109 课程设计的撰写（2） 尹凡 1009121081 课程设计方案的检查 设计 要求 设计一个 8 位 10 进制数字频率计，能测量最大值小于 5V 的正弦波、 三角波、方波或其他周期性波形的频率，用数码管显示结果。 摘  要 数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波、方波或 其它周期性变化的信号。数字频率计广泛应用于科研机构、学校、实验室、企业生产 车间等场所。研究数字频率计的设计和开发，有助于频率计功能的不断完善、性价比 的提高和实用性的加强。 本文介绍了一种自顶向下分层设计多功能数字频率计的设计方法。该频率计采用 VHDL 硬件描述语言编程，以 QuartusII 为开发环境，极大地减少了硬件资源的占用。 数字频率计模块划分的设计具有相对独立性，可以对模块单独进行设计、调试和修改， 缩短了设计周期。所设计的 VHDL 语言通过仿真能够较好的测出所给频率并且满足数 字频率计的自动清零和自动测试的功能要求，具有理论与实践意义。 关键词：VHDL ;数字频率计; EDA; QuartusII 目 录 第一章 绪论 .........................................................1 1.1 设计背景 ....................................................1 1.2 设计意义 ....................................................1 1.3 本文的主要工作 ..............................................2 第二章 数字频率计的系统分析 .........................................3 2.1 8 位十进制数字频率计系统设计的原理 ..........................3 2.1.1 数字频率计的基本原理 .................................3 2.1.2 系统总体框架图 .......................................3 2.2 8 位十进制数字频率计设计任务与要求 ...........................4 2.3 目标芯片 FLEX10K.............................................4 第三章 各功能模块基于 VHDL 的设计与仿真 ..............................6 3.1 8 位十进制数字频率计的电路逻辑图 .............................6 3.2 测频控制信号发生器的功能模块及仿真 ..........................6 3.3 系统时钟分频的功能模块及仿真 .................................8 3.4 32 位锁存器的功能模块及仿真 ..................................9 3.4.1 锁存器 ...............................................9 3.4.2 锁存器的功能模块及仿真 ...............................9 3.5 数码管扫描的功能模块及仿真 .................................10 3.6 数码管译码显示的功能模块及仿真 .............................12 3.7 十进制计数器的功能模块及仿真 ...............................14 3.7.1 计数器 .........................