第2章cortex-m3体系结构.pptVIP

. 程序状态寄存器----执行状态寄存器(EPSR) 为什么需要执行状态寄存器EPSR？ LDM、STM和If-then指令，为多周期指令，如果在执行以上多周期指令时发生异常，处理器会暂时停止以上指令的操作，进入异常，这时需要保护现场。 LDM指令 STEP1 STEP2 STEP3 STEP4 异常 异常程序 EPSR使用的是[26:24]和[15:10]位 6、异常中断寄存器 6-1中断屏蔽寄存器（ PRIMASK ） 相当于中断总开关， 为1，所有中断被屏蔽； 为0，中断能正常响应。 PRIMASK 屏蔽所有中断 响应中断 1 0 只有最低位有效 6-2 中断屏蔽寄存器BASEPRI 可屏蔽等于和低于某个优先级的中断。 例如，把BASEPRI设置为0X40（即25），则2和2以上优先级的中断被屏蔽，只有0和1优先级的中断不被屏蔽。 注： BASEPRI与优先级分组有关，stellaris系列处理器使用高3位来配置。 BASEPRI 2 优先级0 优先级1 优先级2 优先级3 优先级4 …. 中断被屏蔽 中断可响应 7、控制寄存器CONTROL CONTROL[1:0] 由两个状态位组成： CONTROL[1] CONTROL[0] 0 主堆栈 特权级 1 进程堆栈 用户级 寄存器名称 功能 编号 APSR 应用状态寄存器 0 IAPS