专用集成电路设计基础.pptxVIP

2.0 CMOS逻辑门概述 CMOS数字集成电路主要由N沟道MOS管和P沟道的MOS管按照特定的串联、并联或串并联组合，形成功能不同的基本电路，其中最常见的有互补的CMOS倒相器，与非门、或非门、传输门、触发器等。本章在概述基本门电路的基础上，介绍MOS晶体管的结构、物理特性和工作原理。 在CMOS集成电路中，最基本的门电路有倒相器、与非门、或非门。这三种基本电路的结构、逻辑关系、真值表等见图2.1和2.2。 从图2.1-2.2中可以简单归纳出一种规律： PMOS管同NMOS串接可组成倒相器； PMOS管串接为“或非”，并接为“与非”； NMOS管串接为“与非”，并接为“或非”。 将并联PMOS与串联的NMOS串接可构成双输入“与非”门(4管单元)； 将串联PMOS与并联的NMOS串接可构成双输入“或非”门(4管单元) ； CMOS电路的“与”门由与非门加倒相器构成(6管单元) ； CMOS电路的“或”门由或非门加倒相器构成(6管单元) 。2.1 CMOS晶体管结构及工作原理 一．MOSFET的种类 1．按照MOS管增强型或耗尽型特性分类： N沟增强(常闭)型：栅压为0时不存在沟道，加正偏时才出现导电沟道。 N沟耗尽(常开)型: 零栅压下就存在导电沟道，必须加负栅压才能使沟道内载流子耗尽。 P沟增强(常闭)型：栅压为0时不存在沟道，加负偏时才出现导电沟道。 P沟耗尽(常开)型: 零栅压下就存在导电沟道，必须加正栅压才能使沟道内载流子耗尽。 CMOS集成电路中的PMOS为耗尽型器件，NMOS器件为增强型器件。2．四种类型器件的结构及特性曲线：????????二、MOS器件特性分析5月18日课程内容 1.N沟MOS晶体管的原理性结构（见图2.3） MOS管的沟道电流可表示为沟道总电荷量Q除以沟道电子的渡越时间tf ： IDS=Q/tf （2－1） 渡越时间tf ＝L/v，设电子受到沿沟道方向的电场Ex作用，以水平速度v穿过沟道： v＝-μnEx＝ -μnVDS/L （2－2） 因为沟道和栅之间存在栅电容C，线性电容的电荷量Q=CV,栅极电容C由平板电容公式给出： C=(WLεox)/T ox =WLC ox（2－3） W、L分别为栅极宽、长，εox栅氧化层介电常数。 沟道电荷与栅电压、源漏电压有关，对整个沟道的电荷量积分求和，可得到电荷平均值为： Q= WLC ox[(VGS－Vtn)－VDS/2] （2－4） 将上面相关公式代入式（1－1），可得到漏－源电流与外加电压的关系为： （2－5）同样，也可以推出P沟MOS器件的伏－安特性公式。2．MOS器件的V-I特性讨论： 对NMOS器件，当VG 0,可感应出导电沟道，此时若(VD-VS)0,沟道有电流。对PMOS器件，当VG 0,可感应出导电沟道，此时若(VD-VS)0,沟道有电流。外加偏置电压改变，将会使MOS器件工作于不同状态。 a.线性区：对于NMOS，当VGVT，源端S接地，漏端D接较小VD时，器件工作在线性区，此时的IDS-VDS关系就是式（2－5）。b.饱和区：当VDS上升到VDS≥VGS-VT时，漏附近的沟道被夹断，器件开始进入饱和区： （2－6） 当VDS继续增大，夹断点左移，使沟道长度变短，IDS随VDS的增大缓慢上升，出现沟道调制效应。沟道调制效应将使源漏电流饱和特性变差。c.击穿区当VDS继续增大，且到达漏－衬底PN结的击穿电压时，IDS急剧增大，PN结出现击穿现象。d.亚阈值区：当VGSVT时，虽然未形成沟道，但实际MOSFET中因半导体表面弱反型层引起漏电流IDS不为0，而是按指数规律随栅电压变化。称此电流为弱反型电流或亚阈值电流。图2－4－13．MOS器件的衬底偏置： 为保证源－衬底以及漏－衬底之间的PN结处于反向偏置，防止产生寄生晶体管或二极管的正偏效应，对N沟器件（P型）衬底一般接负偏压，对P沟器件（N型）衬底接正电压。4．NMOS器件的输出特性曲线? ?a.普通N沟耗尽型器件的输出特性 b.转移特性曲线 c.I-V特性曲线(图2.4对照短沟道效应) N沟耗尽型 图2－4－2 MOS晶体管特性5.饱和速度： 对于深亚微米晶体管，饱和时的漏源电流会高于式（2－6），其主要原因是： （1）阈值电压不是常数； （2）沟道实际长度（有效长度Leff）短于掩膜长度； （3）电场高于106V/m时，电子速度达到饱和速度Vmax=105m/s，v＝-μnEx 关系失效。在tf=Leff/vmax时，漏源饱和电流与晶体管沟道长度无关，表示成： IDS(sat)=WvmaxCox(VGS-Vtn); VDSVDS(sat)，式（2－7） 这时，用式（2-6）表示短沟道晶体管V-I特性将会发生偏离。 例：如果N沟晶体管采用0.5 μm (G5)工艺,当： V