《半导体器件物理》第3章_2亚阈值斜率.ppt

3.4 亚阈值斜率 亚阈值斜率S也称亚阈值摆幅，其定义为亚阈值区漏端电流增加一个数量级所需要增大的栅电压，反映了电流从关态到开态的转换陡直度，具体对应于采用半对数坐标的器件转移特性曲线(ID -Vgs关系）中亚阈值区线段斜率的倒数。 上图为了长沟道器件中亚阈值斜率与硅膜厚度的关系。可见，当硅膜较厚时，器件处于部分耗尽模式，亚阈值斜率与体硅类似，而且随着沟道掺杂浓度的增大而增大。当硅膜较薄时，器件处于全耗尽模式，由于沟道区与衬底之间的隐埋氧化层隔离，亚阈值斜率接近理想情况(60mV/dec)，而且沟道掺杂浓度的增大，亚阈值斜率减小，由于全耗尽器件的耗尽层宽度取决于硅膜厚度，亚阈值斜率对硅膜厚度不太敏感。 上图给出了亚阈值斜率与沟道长度的关系。随着沟道长度减小，亚阈值斜率增大，但增大掺杂浓度、降低硅膜厚度可以改善这一情况，两者均是控制SOI MOS器件中短沟道效应的途径，后者类似体硅器件中结深的减小。 亚阈值斜率解析模型 长沟道SOI MOS器件的亚阈值斜率 MOS器件中的亚阈值电流Isub是少子扩散电流 A(=Wyeff)是沟道横截面积，W是器件沟道宽度，yeff是有效沟道厚度，Dn为电子扩散系数，n(0)和n(L)是源端和漏端电子浓度，有n(0)＝np0exp(?φs) ，和n (L)= ＝np0exp ?(φs-Vds) ，φs是表面势， ?=q/kT, np0=ni2/NA。沟道厚度yeff定义从Si-Si02界面到电势降低了kT/q值所对应位置的距离。 其中 一般情况下 部分耗尽SOI器件的情况与体硅器件类似，可以得到类似的等效电路，其中CD为耗尽区电容。根据这一等效电路，可以得到 由 这对于低压、低功耗应用是十分有利的。 3.5 短沟道效应 随着MOS器件沟道长度不断缩小，短沟道效应(SCE：Short Channel Effect)的影响越来越突出。SOI MOS器件的短沟效应的物理本质与体硅器件类似，表现出阈值电压漂移等器件特性上的变化。部分耗尽器件的短沟效应与体硅类似，全耗尽器件则有较大改善。以下的分析若不特别指出，主要针对全耗尽器件而言。 短沟道效应主要是由于随着沟道长度的减小出现电荷共享，即栅下耗尽区电荷不再完全受栅控制，其中有一部分受源、漏控制，而且随着沟道长度的减小，受栅控制的耗尽区电荷减少，更多的栅压用来形成反型层，使得达到阈值的栅压不断降低。 上图为短沟道效应引起值电压漂移ΔVth(SCE)与硅膜厚度之间的关系。ΔVth(SCE) = Vth (L=1μm )-Vth(L)，是指短沟道器件与沟道长度为1μm器件之间阈值电压的差值。 在全耗尽器件对应的薄硅膜区，阈值电压漂移随硅膜厚度的减小而减小，而且随着掺杂浓度的增大，阈值电压漂移也减小。对于部分耗尽器件，阈值电压漂移对硅膜厚度不敏感，但均大于全耗尽器件。在部分耗尽与全耗尽交界处出现一个峰值，这主要是由于在这一交界点，源漏更易通过隐埋氧化层影响沟道区，产生的电荷共享最大。在器件设计中应避免选用这一点。 以上分析均是在SOI器件硅膜厚度小于体硅器件源一漏结深的情况下进行的，由此得出全耗尽SOI器件的短沟效应优于体硅器件的结论。硅膜厚度的减小类似体硅器件中结深的降低，可以降低短沟道效应，而且可以减小亚阈值斜率。但如果硅膜厚度与体硅器件的源一漏结深可相比拟，由于存在通过隐埋氧化层的二维电荷共享效应，SOI器件的短沟道效应要大。 另一种短沟道效应—漏致势垒降低（DIBL:Drain Induced Barrier Lowering）效 应是指随着漏压的增大，漏端耗尽区增大，会降低栅控制的耗尽区电荷，而且漏端电力线会扩展到源端，引起源端势垒降低，降低栅控能力。 3.6 浮体效应 SOI MOS器件的体区处于悬浮状态，使碰撞电离产生的电荷无法迅速移走，出现浮体效应，对器件性能会产生多方面影响。浮体效应主要包括Kink效应和寄生双极晶体管效应，浮体效应会影响器件的瞬态特性，降低器件增益，降低源一漏击穿电压，引起单管闩锁，带来较大的泄漏电流，导致功耗增加；还会引起电路工作不稳定。 1 Kink效应 上图给出了部分耗尽S0I NMOS器件的输出特性曲线。在器件饱和区，电流突然增加，曲线翘曲，这种现象称为“Kink效应”。 对于S0I PMOS器件，这种翘曲现象不明显。室温工作的带衬底接触的体硅器件和全耗尽S0I NMOS器件不出现Kink现象。 对于部分耗尽SOI器件，在足够高的漏端电压下，沟道电子在漏端高场区获得足够能量，通过碰撞电离产生电子－空穴对，空穴向较低电势的中性体区处移动，由于源一体结较高的势垒，空穴会堆积在体区，抬高了中性体区的电势，使源一体结正偏。浮体上的正电位使阈值电压降低，漏端电流增大，由此进一步产生更多的电子一空穴对，在输出特性曲线中呈现