《半导体器件物理》第4章_2.ppt

下图是数值分析和理论VT模型所预言的逆向掺杂沟道纳米MOS器件在不同NA2时，VT随外延层厚度的变化关系。 可以发现：该结构的VT随外延层厚度的减小而上升，这个关系与沟道长度对VT的影响正相反。 可以推断：在保持其他参数不变的情况下，为了保持纳米MOS器件性能不退化，在减小沟道长度的同时，必须相应减薄外延层的厚度。 可以观察到：理论模型VT变化与数值分析的结果基本一致，证明了理论假设的正确性。 VT随外延层厚度的变化特性受NA2控制，可以从MOS界面的垂直电场和表面势随外延层厚度和NA2掺杂层的变化情况看出。 逆向掺杂沟道纳米MOS器件表现出与普通MOS器件相类似的短沟道特性：随沟道长度的减小，阈值电压先是缓慢下降，然后逐渐呈指数关系变小。在相同的沟道长度下，阈值电压的绝对值虽然由外延层厚度来控制，但是逆向掺杂沟道纳米MOS器件阈值漂移效应的最小沟道长度却基本上由高掺杂层的浓度NA2来决定，随着NA2的增大，这一最小沟道长度减小。 通过比较双栅SOI MOS器件和逆向掺杂沟道纳米MOS器件的特征长度λ，可以得到它们在不同沟道长度下的工艺设计窗口，进而比较它们的短沟道特性。假定参数 a＝LG/2λ 对逆向掺杂沟道纳米MOS器件可得到 对双栅SOI MOS器件可以得到 上图给出了两种器件在不同沟道长度情形下外延层厚度与薄氧化层厚度之间的关系。 由图可知，对于LG = 200nm的逆向掺杂沟道器件，采用长沟道器件的沟道最大耗尽层厚度xdmn和采用短沟道器件的有效沟道最大耗尽层厚度d得到的工艺设计窗口几乎一致；但当L进一步减小时，短沟和长沟逆向掺杂MOS器件的工艺设计窗口将显著不同。对于LG = 50nm的器件，逆向掺杂沟道纳米MOS器件的工艺设计窗口一般比双栅SOI MOS器件的要小，氧化层厚度要求更薄。但是，前者的工艺设计窗口可以通过调节高掺杂层的浓度NA2而得到改进。例如，当高掺杂层的浓度NA2从 1 X 1018cm-3上升到5 X 1018cm -3时，逆向掺杂沟道纳米MOS器件的工艺设计窗口将显著大于双栅SOI MOS器件，要求的超薄氧化层厚度可以增加4一5nm。因此，逆向掺杂沟道纳米MOS器件显示出较双栅SOI MOS器件更大的设计灵活性。