第6章 实验项目1 3.pptVIP

实验项目 2019/9/10 2 实验项目 实验二 超前进位加法器设计 实验一 全加器设计 实验三 多功能 ALU 设计 2019/9/10 3 实验一 全加器设计 ? 1 、实验目的 ? 学习 ISE 工具软件 的使用及仿真方法； ? 学习 FPGA 程序下载 方法； ? 熟悉 Nexys3 实验板 ； ? 掌握运用 Verilog HDL 语言进行 结构描述与建模 的技 巧和方法； ? 掌握 二进制全加器 的原理与设计方法； 2019/9/10 4 实验一 全加器设计 ? 2 、实验内容与原理 ? 设计一个 1 位二进 制加法器 FA i A i B i F i C i+1 C i 输入 输出 Ai Bi Ci Fi Ci+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 i i i i i i i i i i 1 i i i i i C ) B A ( B A C ) B A ( B A C C B A F ? ? ? ? ? ? ? ? ? ? 2019/9/10 5 实验一 全加器设计 ? 2 、实验内容与原理 ? 编程实现 FA 模块：要求使用 Verilog 语言，采用 结构 描述方式建模 ，即采用门级元件实现（根据逻辑表达 式）。 2019/9/10 6 实验一 全加器设计 ? 3 、实验要求 ? 使用 结构描述方式 ，编程实现 1 位二进制全加器模块 ? 课前任务 ： 编程、仿真、验证 ，确保逻辑正确性； ? 实验室任务 ： ? 配置管脚： 将 3 个输入信号 Ai 、 Bi 和 Ci 连接到 3 个 开关上；将输出信号 Fi 和 Ci+1 连接到 2 个 LED 灯。 ? 生成 *.bit 文件 ，下载到 Nexys3 实验板的 FPGA 中。 ? 完成板级验证 。 ? 撰写实验报告： 含实验程序代码、激励代码及其 仿真波形、综合得到的电路图、引脚配置、实验 结果分析，以及你对本实验的“思考与探索”部 分所作的思考与探索。 实验板开关， LED 灯，数码管连接的 IO 图 2019/9/10 7 2019/9/10 8 实验一 全加器设计 ? 本实验 FPGA 引脚配置： 信号 配置设备管脚 输 入 信 号 A i 逻辑开关 (T10) B i 逻辑开关 (T9) C i 逻辑开关 (V9) 输 出 信 号 F i LED(U16) C i+1 LED(V16) 2019/9/10 9 实验一 全加器设计 ? 4 、实验步骤 ? 在 Xilinx ISE 中创建工程，编源码，然后编译、综合 ? 编写激励代码，观察仿真波形，直至验证正确 ? 实验准备 ： ? 设置 N3 板卡电源开关跳线 J1 ，选择从 USB 取电； ? 用 USB 电缆连接 PC 机和 N3 板卡； ? 开 N3 实验板的电源开关； ? 在 PC 机上打开工程文件，进行 管脚配置 。 ? 生成编程文件 *.bit ，下载 到板卡中。 ? 实验 。 2019/9/10 10 实验一 全加器设计 ? 5 、思考与探索 ? （ 1 ） 观察经过逻辑综合后产生的电路原理图，和你 使用门级描述时预期的电路一致吗？如果不一致，分 析可能的原因。 ? （ 2 ） 尝试 使用数据流描述方法 实现该实验，并观察 它所综合产生的电路，和 结构建模 所产生的电路有何 不同？ ? （ 3 ）调用 本次实验所设计的 FA 模块 ，尝试编程实现 4 位串行进位 加法器。 ? （ 4 ） 谈谈你在实验中碰到了哪些问题？又是如何解 决的？ 2019/9/10 11 实验二 超前进位加法器设计 ? 1 、实验目的 ? 掌握运用 Verilog HDL 语言进行 数据流描述与建模的 技巧 和方法； ? 掌握 模块调用与实例引用 的方法； ? 掌握 超前进位加法器 的原理与设计方法。 2019/9/10 12 实验二 超前进位加法器设计 ? 2 、实验内容与原理 ? 要求 基于实验一的 FA 模块 ，设计一个 4 位的二进制加 法器， 内部为超前进位逻辑 。 2019/9/10 13 实验二 超前