第5章-Verilog HDL语法规范（第8讲）-5.8.pdf

Verilog HDL语言规范 Verilog HDL门级和开关级描述 这部分介绍Verilog HDL语言提供的内置门级和开关 级电路建模原语，以及一个硬件设计中如何使用这些原语。  Verilog HDL预定义了14个逻辑门和12个开关，用于提供门级 和开关级电路建模工具。使用门级和开关级建模的优势包括： 在真实门电路和模型之间，门提供了接近于一对一的映射。 没有连续的分配，这等效于双向的传输门。 Verilog HDL门级和开关级描述 --门和开关声明 对一个门或者开关的例化声明应该包含下面的规范： 关键字，用于命名开关或者原语的类型 一个可选的驱动强度 一个可选的传输延迟 一个可选的标识符，用于命名门或者例化开关 一个可选的例化数组的范围 终端连接列表 Verilog HDL门级和开关级描述 --门和开关声明 下表给出了Verilog HDL提供的内建门和开关的列表 n输入门 n输出门 三态门 pull 门 MOS开关 双向开关 and buf bufif0 pulldown cmos rtran nand not bufif1 pullup nmos rtranif0 nor notif0 pmos rtranif0 or notif1 rcmos tran xnor rnmos tranifo xor rpmos tranif1 Verilog HDL门级和开关级描述 --门和开关声明 驱动强度描述  指定了门例化输出终端逻辑值的强度。 下表给出了可以使用驱动强度描述的门类型 and nand buf not pulldown or nor bufif0 notif0 pullup xor xnor bufif1 notif1 Verilog HDL门级和开关级描述 --门和开关声明 用于一个门例化的驱动强度说明，除了pullup和 pulldown以外，应该有strength1说明和strength0说 明。 strength1说明指定了逻辑1的信号强度； strength0说明指定了逻辑0的信号强度。 Verilog HDL门级和开关级描述 --门和开关声明 驱动强度跟在门类型关键字后，在延迟说明的前面。 strength0说明可以在strength1说明之后，也可以在其之前。 在圆括号内，通过逗号，将strength0说明和strength1说明隔开。 pullup 门只有strength1说明；strength0说明是可选的。 pulldown 门只有strength0说明；strength1说明是可选的。 Verilog HDL门级和开关级描述 --门和开关声明 注：  strength1描述包含下面的关键字： supply1 strong1 pull1