58第4章_7外延层穿通与外延层参数设计.pdf

知识点名称 半导体器件物理(1) 第4章 BJT功率特性 知识点名称 4-3 BJT 的击穿电压与外延层参数的确定 四、外延层穿通 2. 外延层穿通 (1) 外延层穿通现象 反偏VCB增 →导致CB结势垒宽度增 若VCB增大到尚未发生C-B击穿，但是势垒区向 集电区一侧的扩展已达到外延层与衬底界面，或者 说CB势垒区已扩展整个外延层，称为外延层穿通。 半导体器件物理(I) 第4章 BJT功率特性 知识点名称 4-3 BJT 的击穿电压与外延层参数的确定 四、外延层穿通 2. 外延层穿通 (2) 外延层穿通的影响 外延层穿通后，CB结从 结转变为 结。 反偏VCB进一步增 →CB结势垒向C区扩展很少 →势垒区电场迅速增强→导致CB结很快击穿。 使得击穿电压明显低于 结的击穿电压。 因此在CB结击穿之前不应该发生外延层穿通。 半导体器件物理(I) 第4章 BJT功率特性 知识点名称 4-3 BJT 的击穿电压与外延层参数的确定 四、外延层穿通 3. 外延层参数的设计考虑 (1) 按照不发生穿通的要求确定外延层厚度 记 结击穿时CB结势垒区宽度为xdm ，其中 dm C 向集电区一侧扩展的范围为(x ) 为了在CB结击穿之前不发生外延层穿通，外延层 厚度depi应满足下述要求： d  0.44d +x +(x ) epi SiO2 jc dm C 半导体器件物理(I) 第4章 BJT功率特性 知识点名称 4-3 BJT 的击穿电压与外延层参数的确定 四、外延层穿通 3. 外延层参数的设计考虑 (1) 按照不发生穿通的要求确定外延层厚度 d  0.44d +x +(x ) epi SiO2 jc dm C 式中dSiO2为器件表面氧化层总厚度 生长dSiO2厚度氧化层消耗的硅材料厚度为0.44dSiO2 xjc 为基区掺杂结深，即CB结冶金结面与硅表面之 间的距离。 半导体器件物理(I) 第4章 BJT功率特性 知识点名称 4-3 BJT 的击穿电压与外延层参数的确定 四、外延层穿通 3. 外延层参数的设计考虑 (2) 按照击穿电压要求确定外延层电阻率 首先由偏置电压VCE确定对BVCE 的要求 再根据BVCE和BVCB 的关系由BVCE确定对BVCB 的要求 最终根据pn结击穿电压与轻掺杂一侧掺杂浓度的关系，由BVCB确定对 外延层掺杂浓度NC 的要求，进而计算得到