课题七 可编程逻辑辑器件GAL应用.pptVIP

爆题七可辑露斧9C的度用 任务一应用GAL制作8路输出控制器 任务二应用GAL制作复合逻辑门电路 任务三应用GAL制作十进制数码显示器 任务四应用GAL制作4位左移寄存器 任务五应用GAL制作四进制加法计数器 任务六应用GAL制作十进制加法计数器 在集成电路芯片中,一类是定制芯片,它们的逻辑功 能是确定的。另一类是可编程逻辑器件PD,用户可以通 过编程方式写入逻辑功能 可编程逻辑器件 (PLD 低密度可编程逻辑器件 高密度可编程逻辑器件 LDPLD HDPLD 可编程只 可綗程通用阵列可擦除可编程 杂可编程现场可编程 灰存储器|逻辑阵列阵列逻辑器件 逻辑器件 逻辑器件 门阵列 PROMI (PLA) (GAL) (EPLD) CPLD》) (FPGA) 爆题七可辑露斧9C的度用 任务一应用GAL制作8路输出控制器 任务引入 ICLK 20c GAL16V8D管脚排列中 1901/0Q 1口3 18日IoQ 表示逻辑输入端,CLK表示 1口4 17凵o 时钟脉冲输入端,O,Q表示 16日IOQ 输出端,表示输出3态控制 16 15日oQ 端。电源电压典型值+5V,输d7 14 v/O/Q 出电流较大,可以直接驱动 1301/0/Q LED负载。 9 12日OQ GND囗10 111/OE GALI6V8D 爆题七可編逻辑种9C的意用 4701×8 Q2 Q3 Q4 CTRI GALIOV8D 8路输出控制器测试电路 表71 8路输出控制逻辑功能表 CTRL Q7 D6 D2 DI D D4 D3 DI 爆题七可辑露斧9C的度用 相关知识 可编程逻辑器件PLD 1.PLD逻辑符号 HF=ABC e PLD逻辑符号 爆题七可辑露斧9C的度用 2.PLD结构 输 与 或门阵列 输出 PLD结构图 爆颯七可編鼍 OLIC 3.GAL16v8结构 OLMC (1)8个输入缓冲器 (2)8个输出/反馈缓冲器 (3)8个三态输出缓冲器 XOR-10 (4)8个输出逻辑宏单元OLMC (5)1个时钟输入缓冲器CLK OLMO (6)1个输出使能缓冲器OE。 (7)1个可编程的与门阵列 2126 4 OCu 4.GAL的工作模式和逻辑组态 GAL16V8系列器件共有3种工作模式,它们是简单模式、 复杂模式和寄存器模式 3种工作模式和7种组态的关系 工作機式 组态 简单模式S ①无反馈组合输出组态②本级组合输出邻级输入组态 ③邻级输入组态 复杂模式C④有反馈组合输出⑤无反馈组合输出 寄存器模式R⑥寄存器输出组态⑦组合输出组态 爆题七可辑露斧9C的度用 用户源文件 module doo 模块名是DS00 io deviceP16v8s’; 使用器件为P16v8s,IO是烧写文件 D0,D1,D2,D3,D4,D5,D6,D7pin1,23,4.5,6,7,8; 输入端管脚声明 Q0,Q1,。Q2,Q3,Q4Q5,Q6,Q7pin19,18,17,16,15,14,13,12;“输出端管脚声明 CTRL pin 9 ″控制端管脚声明 input =[D7.D0]; input是输入端D7~D0的集合 output =[Q7.Q0] output是输出端Q7~Q0的集 合 equations 逻辑方程式关键字 WHEN CTRL ==0 THEN output= input; 逻辑功能 WHEN CTRL ==1 THEN output=input 逻辑功能 end dso 模块DS00结束关键字 爆题七可篇理芹9咒C的度用 、编程软件 Io device ,P16v89 1 pin 合 CTRL ==1 THEN output=input: Help 300 畚库 译处理束,需否香fo口有关和社信思以及dc图口核对逻代码