学生竞赛培训 03 学生竞赛培训大赛题分析 3全国大学生电子设计竞赛正弦信号发生器试题分析.docVIP

PAGE PAGE 8 全国大学生电子设计竞赛正弦信号发生器试题分析 正弦信号发生器题目要求 任务要求 设计制作一个正弦信号发生器。 2.基本参数要求 （1）基本要求 ①正弦波输出频率范围：1kHz～10MHz； ②具有频率设置功能，频率步进：100Hz； ③输出信号频率稳定度：优于10-4； ④输出电压幅度：在负载电阻上的电压峰-峰值Vopp≥1V； ⑤失真度：用示波器观察时无明显失真。 （2）发挥部分 在完成基本要求任务的基础上，增加如下功能： ①增加输出电压幅度：在频率范围内负载电阻上正弦信号输出电压的峰-峰值Vopp=6V±1V； ②产生模拟幅度调制(AM)信号：在1MHz~10MHz范围内调制度ma可在10%～100%之间程控调节，步进量10%，正弦调制信号频率为1kHz，调制信号自行产生； ③产生模拟频率调制(FM)信号：在100kHz~10MHz频率范围内产生10kHz最大频偏，且最大频偏可分为5kHz/10kHz二级程控调节，正弦调制信号频率为1kHz，调制信号自行产生； ④产生二进制PSK、ASK信号：在100kHz固定频率载波进行二进制键控，二进制基带序列码速率固定为10kbps，二进制基带序列信号自行产生； ⑤其他。 总体设计方案论证与比较 正弦信号发生器，一般来说有以下三种实现方案： 方案1：采用分立IC实现，如ICL8038。ICL8038可以方便地产生正弦信号及实现数控频率调整。但是，其输出频率的稳定度低.频率的步长控制难以达到理想的结果，而且容易产生过多的杂散分量，难以达到较高的频谱精度，且实现其他功能也较为复杂。 方案2：采用直接数字式频率合成器（DDS）用RAM存储所需波形的量化数据。按照不同频率要求以频率控制字K为步进对相应增量进行累加。以累加相位值作为地址码读取存放在存储器内的波形数据。经D/A转换和幅度控制，再滤波即可得到所要求的波形。应用幅度控制由电位器组成的电阻分压网络组成的电路等实现其他功能。DDS具有相对带宽很宽，频率转换时间短，频率分辨率高等优点，但很难实现在高频区域的技术指标。本题中，最高频率为10MHz，使用DDS，略显勉强。 方案3:以FPGA为核心，通过VHDL语言把各模块转换为硬件语言下载到FPGA中，辅以单片机实现模式控制所需的脉冲信号，完成如下功能：频率步进调节、幅度控制、调频（FM）、调幅（AM）、PSK、ASK、FSK，并利用LED显示当前工作模式。 VHDL语言具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述.从而大大简化了硬件设计任务，提高了设计效率和可靠性。用VHDL进行电子系统设计的一个很大的优点是：设计者可以专心致力于其功能的实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。在很大程度上提高了系统的速度，而且把单片机的外围电路大部分集成在FPGA内，提高了系统的可靠性，如图1所示。 综上，本题更适宜采用方案3。以下以方案3为例，对各模块的具体实现分别做详细分析。 各模块具体实现原理分析与说明 1、正弦波形生成模块 对于产生正弦波形，采用DDS的基本原理：输出波形的一个完整的周期、幅度都被顺序地存放在RAM中。当RAM的地址变化时，DAC将此波形数据转换成电压波形，此电压波形的频率与RAM地址变化的速率成正比发生器使用了相位累加技术来控制波形在RAM中的地址。它用一个加法器代替计数器来产生RAM的顺序地址，每一个时钟周期，存储于相位递增寄存器（PIR）中的常数都被加到相位累加器的当前结果上。相位累加器输出的最大有效被用来确定的波形在RAM的地址中。 它的输出可以用下式来描述： 在一个CLK周期TCLK内，相位的变化量为： 为了进行数字量化，每个CLK周期的相位增量用量化值表述： 与上式联立，可得： 信号发生器的输出可以描述为： 其中，指前一个CLK周期的相位值，同样得出： 应用VHDL语言编写程序，系统框图如图2所示。 2、频率控制模块 此模块由单片机控制FPGA实现，FPGA完成累加、寄存，通过频率控制字实现频率的步进，频率步进控制字是由FPGA预置，通过地址控制实现频率步进。框图如图4所示： 其中FWORD是8位频率控制字，控制输出信号的频移量。ADDER32B为32位加法器。SIN_ROM是存放正弦波形数据的ROM。其中的数据文件是LUT10X.mif，可由Matlab直接生成。REG32B是32位寄存器；FOUT为10位输出，与高速D/A相接+输出正弦信号。 设系统频率FS，输出频率F0，输入地址控制字K满足以下关系： 由此式可知，由于系统频率固定，故输出信号频率主要取决于频率控制字K，当K增大时，F0可以不断地提高，由抽样定理知，最高输出频率不能大于FS/2。根据基本要求和发挥部分的要求