- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
TOC \o 1-5 \h \z 内容摘要 1
关键词 1
Abstract 1
Key Words 1
绪论 2
\o Current Document 1.1研究的意义 2
\o Current Document 1.2本设计的主要功能 2
HDLO议综述 3
\o Current Document HDL C协议的产生背景 3
\o Current Document HDL C协议的帧结构 4
\o Current Document HDL C协议的规程分析 7
HDLO议控制器的设计 8
HDLC协议控制器设计方案选择 8
\o Current Document FPGA的设计原则 9
\o Current Document HDLC协议控制器总框架 10
\o Current Document HDLC帧发送器的设计 11
\o Current Document HDLC帧接收器的设计 15
参考文献 18
致谢 19
[说明:在本贞中,“目录”二字居中,宋体小二号,加黑,
其它统一由宋体小四号,不加黑排版打印、行间距为1.5]
内容摘要:HDLC (高级数据链路控制)协议是一种面向比特的链路控制规程,
广泛的用作数据链路层的控制协议。论文在分析和研究 HDLC协议的基础上,提出
了一种基于FPGA (现场可编程门阵列)的 HDLC协议控制器的设计。对 HDLC协 议控制器的功能进行划分,分别设计了标志位的检测和生成、插零和删零、FCS的校 验等控制模块。
采用VHDL硬件描述语言在FPGA内部实现HDLC协议的各功能模块,本设计 使用Quartus II 9.1平台实现代码编写、综合、编译、仿真。对 HDLC链路控制规程 功能,帧控制和FCS校验功能进行了仿真实现。
关键词:HDLC ; FPGA;帧收发器;
Abstract :(宋体,小四号,加黑)xxxxxxxxxxxxxxxxxxx
XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
XXXXXX X。(宋体,小四号,不加黑)
Key words:(宋体,小四号,加黑)x x x □□ x x x □□ x x x 口口 (宋体,
小四号,不加黑)
1绪论
1.1研究的意义
HDLC是一个在同步网上传输数据、面向位的数据链路层协议,它是由国际标准 化组织(ISO)制订的。该协议被广泛的用作数据链路层的控制协议, HDLC空制器在网
络设备中得到大量的使用,如列车通信网络技术、综合业务数字网 ISDN X.25分组
交换网以及帧中继网等。怎样在产品中设计与实现 HDLCH络协议也是一个技术研究
的热点。
HDLC勺一般实现方法为采用ASIC器件和软件编程等。ASIC的芯片有Motorola 公司的MC92460,S讼司的MK502%。应用这些ASIC器件时设计简单,功能针对性 强,性能可靠,适用于特定用途的大批量产品中。但是这类 ASI C芯片存在开发时间
长,一旦芯片固有缺陷就不容易解决等问题,而且 HDLCB准的文本较多,ASIC芯片
出于专用性的目的难以通用于不同版本,缺乏灵活性。 HDLC的软件编程方法灵活,
通过修改程序就可适用于不同的 HDLE用,但程序运行占用处理器资源多,执行速 度慢,实时性不易预测。
FPGA( Field Programmable Gate Array, 现场可编程门阵歹U)器件采用硬件处
理信号,可以反复编程,能够兼顾速度和灵活性,并能多路并行处理。在中小批量通 信产品的设计中,FPGA是取代ASIC实现HDLC功能的一种合适选择。
1.2本设计的主要功能
本文实现了一种采用FPGA的HDLC协议控制器的设计和功能仿真。首先综述了 HDLC协议的产生背景和帧结构,提出了基于 FPGA设计模式的控制器。以HDLC
协议帧的接收和发送为主体,在明确FPGA的设计原则的基础上,对帧收发器进行分 功能模块设计,编写代码,时序分析。以发送器为例,其中包括了标志位的生成,插 零,FCS校验等模块的设计。接收器跟发送器设计思想类似。 在完成各个模块的设计 后,使用了 Quartus II 9.1自带仿真器对各个模块的功能一一进行了仿真, 并对HDLC
协议及其规程进行了验证和分析。
2 HDL C协议综述
2.1 HDLC协议的产生背景
计算机通信的早期,人们发现对于经常发生误码的实际链路,只要加上了合适的 控制规程,就可以是通信变得比较可靠。这些规程都是数据链路层的协议, 都是面向 字符的。所谓面向字符,就是说在链路上所传送的数据都是由规定的字符集中的字符 所组成的。而且,链路上传送的控制信息也必须由同一个字符集中的若十指定的控制 字符构成。
文档评论(0)