实验消抖电路的顶层设计和移位寄存器的功能仿真.docVIP

EDA试验四 消抖电路顶层设计和移位寄存器功效仿真 一、试验目标： 了解消抖电路原理和应用并用VHDL顶层代码实现；了解触发器基础原理，而且掌握LPM元件定制；掌握基础时序电路VHDL编写； 了解移位寄存器工作原理和应用；熟悉波形仿真基础方法；熟悉相关LPM元件定制；掌握VHDL元件例化方法；了解混合模块工程设计方法。 二、试验内容： 试验内容分为两部分，一是消抖电路设计和实现，其中底层用DFF：LPM_FF定制，顶层用VHDL结构式描述；另外一个内容是74194（移位寄存器）功效仿真，了解具体仿真方法和步骤。 三、试验方法： 试验方法： 采取基于FPGA进行数字逻辑电路设计方法。 采取软件工具是QuartusII软件仿真平台，采取硬件平台是Altera EPF10K20TI144_4FPGA试验箱。 试验步骤： 1、编写源代码（或绘制电路逻辑图）。打开QuartusII软件平台，点击File中New建立一个文件。编写文件名和实体名一致，点击File/Save as以“.vhd”为扩展名存盘文件。 2、根据试验箱上FPGA芯片名更改编程芯片设置。操作是点击Assign/Device,选择芯片类型。 3、编译和调试。确定源代码文件为目前工程文件，点击Complier进行文件编译。编译结果有错误或警告，则将要调试修改直至文件编译成功。 4、波形仿真及验证。在编译成功后，点击Waveform开始设计波形。点击“insert the node”,根据程序所述引脚,任意设置各输入节点输入波形…点击保留按钮保留。 5、FPGA芯片编程及验证，应统计试验结果进行分析。 四、试验过程： 试验（一）消抖电路设计和实现 a）利用LPM元件定制D触发器，具体步骤以下： （1）根据上次试验定制LPM步骤和方法进行定制，lpm_ff元件所表示宏功效选择对话框左侧列表中选择Installed Plug_Ins-Storage-lpm_ff项。 （2）在参数设置页面1中，输入data选择1位，clock为时钟信号，类型为D型。 （3）在参数设置页面2中添加异步清零和异步置1. 然后按finish完成，然后找出定制文件夹中VHDL文件，名称为lpm_D.vhd。至此D触发器定制完成，然后设计消抖电路。 b)消抖电路设计，步骤以下： （1）新建一个工程文件，工程名和文件名均为xiaodou，然后根据试验箱上FPGA芯片名更改芯片设置，选择芯片类型，建好工程。 设置以下图所表示： （2)工程建好后，然后将步骤a中定制lpm_D.vhd文件复制到xiaodou文件夹中，即是放置底层文件。 （3）新建文件，编写VHDL源代码，用结构式描述完成消抖电路顶层设计，然后保留编译，并进行波形仿真。VHDL代码以下： library ieee; use ieee.std_logic_1164.all; entity xiaodou is port(d_in,clk:in STD_LOGIC; clk_out: out STd_LOGIC); end xiaodou; architecture a of xiaodou is signal w,x: STD_LOGic ; component lpm_D is port(clock:in std_logic; data:in std_logic; Q:out std_logic); end component; begin dff1:lpm_D port map(clk,d_in,w); dff2:lpm_D port map(clk,w,x); clk_out=w and (not x); end a; C)、波形仿真 波形仿真过程。点击file-new,选择Vector Waveform File,新建一个波形仿真文件，然后在空白处点击右键，选择“Insert Node or Bus”,出现一个对话框，进行添加节点，然后输入时钟激励信号，并进行参数设置，两个关键参数:End time结束时间和Grid size网格大小。点击Edit-Value-Clock,出现一个对话框设置时钟激励周期，相位和其它参数，（注意d_in时钟设置）点击OK，显示波形图以下： 接着保留波形文件，然后进行仿真。在仿真之前要先生成功效仿真表，首先要先设置仿真模式。 然后点击菜单项Processing-Generate Function Simulation Netlist,产生功效仿真所需要网表，接着就能进行仿真操作了。 波形仿真。打开processing 仿真工具，出现仿真设置对话框，然后开始进行功效仿真。 这是功效仿真即波形仿真波形图。 d）、波形仿真图分析 由D触发器工作原理可知，当CLK为上升沿是，输入端有效，即是clk上升