最新数字电路教案-阎石-第七章-时序逻辑电路.docxVIP

精品文档 第7章 时序逻辑电路 7.1 概述 时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路 原来的状态有关。 「XI-X 「XI -Xp 丫口 Ym ” .-■ 图7.1.1 时序逻辑电路的结构框图2、时序电路的分类 根据时钟分类 同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲, 每来一个时钟脉冲，电路的状态只改变一次。 异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来 控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后， 是异步进行的。 根据输出分类米利型时序电路的输出不仅与现态有关， 而且还决定于电路当前的 输入。 穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根 本就不存在独立设置的输出，而以电路的状态直接作为输出。 时序逻辑电路的分析方法 时序电路的分析步骤： 电路图 ?时钟方程、输出方程、驱动方程 状态方程 计算 状态表(状态图、时序图) 判断电路逻辑功能—分析电路能否自启动。 7.2.1 同步时序电路的分析方法 分析举例：[例7.2.1] 异步时序电路的分析方法 分析举例：[例7.2.3] 计数器 概念：在数字电路中，能够记忆输入脉冲 CP个数的电路称为计数器。 计数器累计输入脉冲的最大数目称为计数器的“模”，用M表示。计数器的“模” 实际上为电路的有效状态。计数器的应用：计数、定时、分频及进行数字运算等。 计数器的分类： 按计数器中触发器翻转是否同步分：异步计数器、同步计数器。 按计数进制分：二进制计数器、十进制计数器、 N进制计数器。 按计数增减分：加法计数器、减法计数器、加 /减法计数器。 7.3.1 异步计数器 一、 异步二进制计数器 1、 异步二进制加法计数器 分析图731由JK触发器组成的4位异步二进制加法计数器。 分析方法：由逻辑图到波形图(所有 JK触发器均构成为T/触发器的形式，且后 一级触发器的时钟脉冲是前一级触发器的输出 Q),再由波形图到状态表，进而分析 出其逻辑功能。 2、 异步二进制减法计数器 减法运算规则：0000-1时，可视为(1)0000-仁1111 ； 1111-1=1110，其余类推 由JK触发器组成的4位异步二进制减法计数器的工作情况分析略。 二、 异步十进制加法计数器 由JK触发器组成的异步十进制加法计数器的由来：在 4位异步二进制加法计数 器的基础上经过适当修改获得。 有效状态：000 —— 1001十个状态；无效状态：1010?1111六个状态。 三、集成异步计数器CT74LS290 为了达到多功能的目的，中规模异步计数器往往采用组合式的结构，即由两个独 立的计数来构成整个的计数器芯片。如： 74LS90 (290):由模2和模5的计数器组成； 74LS92 :由模2和模6的计数器组成； 74LS93 :由模2和模8的计数器组成。 CT74LS290的情况如下。 (1)电路结构框图和逻辑功能示意图 a a 6 — —O ■ CP（）o o M=2 ——° 5 — —4 CT74LS25O R OB 麻 CP1 CP1 ■! ，1 1 S7.3. 1CT74LS2S0的结构框圉和逻辑功能示意團 (2)逻辑功能 如下表7.3.1所示。 表人3. 1 CT7^LS290的功能表 /?oa Rub 晁矗 旳b CPq CP\ XXXI Co 色 I0 0 XXX I Co 色 I 0 0 0 0 （清零） 1 0 0 1 （置 9） 1 0 0 1 （fi9） 二进制计数 五逬制计数 塔421码十进制计数 5421码十逬制计数 注：5421码十进制计数时，从高位到低位的输出为 Q0Q3Q2Qi。 2、利用反馈归零法获得N (任意正整数)进制计数器 方法如下： 写出状态Sn的二进制代码。 求归零逻辑(写出反馈归零函数)，即求异步清零端(或置数控制端)信号 的逻辑表达式。 画连线图。 举例：试用CT74LS290构成模小于十的N进制计数器。CT74LS290则具有异步清 零和异步置9功能。讲解教材P215的［例7.3.1］。注：CT74LS90勺功能与CT74LS290 基本相同。 同步计数器 一、同步二进制计数器 1、 同步二进制加法计数器 2、 同步二进制减法计数器 3、 集成同步二进制计数器CT74LS161 CT74LS161的引脚排列和逻辑功能示意图 蜕 c co Qd a a a C7yzZ J J J 蜕 c co Qd a a a C7yzZ J J J ] f J f J 16 15 14 13 12 11 10 9 ) CT74LS161 12 3 4 5 6 7 8 co 空 LD Do Di 6 5 ⑹谡辑功育咏意