实验五计数器的设计实验报告.docx

一、 实验目的和要求 ?熟悉JK触发器的逻辑功能。 ?掌握用JK触发器设计同步计数器。 二、 实验仪器及器件 1、 实验箱、万用表、示波器、 2、 74LS73, 74LS00, 74LS08, 74LS20 三、 实验原理 计数器的工作原理 递增计数器----每来一个CP触发器的组成状态按二进制代码规律增加。 递减计数器-----按二进制代码规律减少。 双向计数器-----可增可减，由控制端来决定。 2 .集成J-K触发器74LS73 ⑴符号： 图1 J-K触发器符号 ⑵功能： 表1 J-K触发器功能表 CP J K 功能 0 0 0 0 保持 0 0 1 1 0 1 0 0 清零 0 1 1 0 1 0 0 1 置位 1 0 1 1 1 1 0 1 翻转 1 1 1 0 ⑶状态转换图： 图2 J-K触发器状态转换图 ⑷特性方程： ⑸注意事项： ①在J-K触发器中，凡是要求接“ 1”的，一定要接高电平（例如 5V）,否则会出现错 误的翻转。 触发器的两个输出负载不能过分悬殊，否则会出现误翻。 J-K 触发器的清零输入端在工作时一定要接高电平或连接到实验箱的清零端 子。 3．时序电路的设计步骤 内容见实验预习。 四、实验内容 1?用JK触发器设计一个16进制异步计数器，用逻辑分析仪观察 CP和各输出波形。 2?用JK触发器设计一个16进制同步计数器，用逻辑分析仪观察 CP和各输出波形。 3．设计一个仿 74LS194 4．用 J-K 触发器和门电路设计一个特殊的 12进制计数器，其十进制的状态转换图为： 5.考虑增加一个控制变量D,当D=0时，计数器按自定义内容运行，当D=1时，反方向运 行 五、实验设计及数据与处理 实验一 16 进制异步计数器 设计原理：除最低级外，每一级触发器用上一级触发器的输出作时钟输入， JK都接HIGH使 得低一级的触发器从 1变 0时高一级触发器恰好接收下降沿信号实现输出翻转。 实验二 16 进制同步计数器 设计原理：除最低级外，每一级的 JK输入都为所有低级的输出的“与”运算结果 实验三 仿 74LS194 设计原理：前两个开关作选择端输入，下面四个开关模仿预置数输入，再下面两个开关模仿 左移、右移的输入，最后一个开关模仿清零输入。四个触发器用同一时钟输入作 CLK输入。用2个非 门与三个与门做成了一个简单译码器。对于每一个触发器， JK 输入总为一对相反值，即总是让输入 值作为输出值输入。对于每一个输入，当模式“重置”输出为 1 时，其与预置值结果即触发器输入； 当模式“右移” 、“左移”输出为 1 时，其值为上一位或下一位对应值；当各模式输出均为 0时各触发 器输入为 0，使输出为 0。 实验四 设计原理： 在 12 进制同步计数器中，输出的状态只由前一周期的状态决定，而与外来输入无关，因此目标电路 为 Moore 型。而数字电路只有 0 和 1 两种状态，因此目标电路要表达 12 种状态需要用 4 个变量 Q1 、 Q2、Q3、Q4的16种组合中的12种。现定义十进制数 01~12的对应二进制数为输出状态，可得目 标电路的状态转换表如下： 表2 12进制同步计数器状态状态转换表 CLK 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 0 0 0 1 本实验选择J-K触发器，根据状态转换表以及 J-K触发器特性方程： 得到目标电路方程如下： 输出方程：丫0 Q0、Y1n Q：、Y2n Q2、Y3n Q? 驱动方程：Q —个CP发生一次变化，因此 J o K o 1 o Q每当Q为1时，发生变化，因此 J1 K1 Qon o Q在QQ都为1以及12 (即1100的时候)发生变化，因此 J2 = K2 =QnQn+QnQn Q在Q Q1CO都为1的时候，以及12的时候发生变化，因此 J3=K3=QnQnQn+QnQn。 状态方程：Q0 1 JoQ0 KTq； (2)由以上三种方程可以画出逻辑图如下： 实验五 由于电脑重装原来打的文件没了，照一下实验报告里的 五、实验心得与体会 1、通过此次实验对于触发器的逻辑功能有了更深的了解，学会了用 J—K 触发器实现 同步电路或者异步电路，并且可以用多种方法完成这次实验。除了上述方法，也可以采 用四个触发器实现 1——15计数的电路，并对其进行改进， 使其在 13（即 1101的时候）， QQ进行清零。当然，达到相同目的的 J和K也是不唯一的。 2、 在使用触发器前，要对其进行检查。具体方法是将 J、K 以及清零端接高电平， C1接CP将Q接led灯，若