EDA技术-VHDL-4.11用状态机实现序列检测器的设计.docxVIP

4.11 用状态机实现序列检测器的程序设计与仿真 实验目的 用状态机实现序列检测器的设计，并对其进行仿真和硬什测试。 实验原理 序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号， 当序列检测器连续收到—组串 行二进制码后，如果这组码与检测器中预先设置的码相同，则输出“ I”否则输出“ 0”。由于这种检测 的关键在于正确码的收到必须是连续的， 这就要求检测器必须记住前一次的正确码及正确序列， 直到在 连续的检测中所收到的每一位码都与预置数的对应码相同。 在检测过程中， 任何一位不相等都将回到初 始状态重新开始检测。该实验源程序描述的电路完成对序列数“”的检测，当这一串序列数高 位在前(左移)串行进入检测器后，若此数与预置的密码数相同，则输出“ A”，否则输出“ B”。 实验内容 用VHDL语言编写序列检测器的源程序。 将源程序进行综合、优化及功能仿真，并给出仿真波形，了解控制信号的时序，最后进行引 脚锁定并完成硬件测试实验。 建议用键7(PIO11)控制复位信号 CLR ;键6(PI09)控制状态机工作时钟 CLK ;待检测串行系列数 输入DIN接PIO10(左移，最高位在前)：指示输出AB接PI039?PI036(显示于数码管6),下载后：① 按实验板“系统复位”键：②用键 2和键1输入2位十六进制待测序列数“；③按键7复位 (平时数码6指示显“ B”)：④按键6(CLK)8次，这时若串行输入的 8位二进制序列码(显示于数码 2 /1和发光管D8?D6)与预置”相同，则数码6应从原来的B变成A，表示序列检测正确， 否则仍为 B。 实验预习思考 ( 1)说明源程序的代码表达的是什么类型的状态机， 它的优点是什么 ?详述其功能和对序列数检测 的逻辑过程。 (2) 写出由两个主控进程构成的相同功能的符号化 Moore 型有限状态机， 画出状态图， 井给出其仿 真测试波形。 程序设计与仿真 ( 1 )程序设计 为此工程新建一个文件夹。启动 Quartus n软件工作平台。新建工程设计文件名为 SCHK.vhd。在 新建的VHDL模型窗口下编写的源程序如下： LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL; ENTITY SCHK IS PORT(DIN, CLK, CLR : IN STD_LOGIC; --串行输入数据位 /工作时钟 /复位信号 AB : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); --检测结果输出 END SCHK; ARCHITECTURE behav OF SCHK IS SIGNAL Q : INTEGER RANGE 0 TO 8 ; SIGNAL D : STD_LOGIC_VECTOR(7 DOWNTO 0); --8 位待检测预置数 BEGIN D =; --8位待检测预置数：密码： E5H PROCESS( CLK, CLR ) BEGIN IF CLR = 1 THEN Q = 0 ; ELSIF CLKEVENT AND CLK=1 THENCASE Q ISWHEN 0= ELSIF CLKEVENT AND CLK=1 THEN CASE Q IS WHEN 0= IF DIN = :D(7) THEN Q = 1 WHEN 1= IF DIN = :D(6) THEN Q = 2 WHEN 2= IF DIN = :D(5) THEN Q = 3 WHEN 3= IF DIN = :D(4) THEN Q = 4 WHEN 4= IF DIN = :D(3) THEN Q = 5 WHEN 5= IF DIN = :D(2) THEN Q = 6 WHEN 6= IF DIN = :D(1) THEN Q = 7 WHEN 7= IF DIN = :D(0) THEN Q = 8 WHEN OTHERS = Q = 0 ; END CASE ; END IF ; END PROCESS ; PROCESS( Q )--检测结果判断输出 BEGIN IF Q = 8 THEN AB = 1010; ELSE AB = 1011 END IF ; END PROCESS ; --时钟到来时，判断并处理当前输入的位 ;ELSE Q = 0 ; END IF ; ;ELSE Q = 0 ; END IF ; ;ELSE Q = 0 ; END IF ; ;ELSE Q = 0 ; END IF ; ;ELSE Q = 0 ; END IF ; ;ELSE Q = 0 ; END IF ; ;ELSE Q = 0 ; END IF ; ;ELSE