电子技术基础数字部分第十二讲——3触发器的电路结构和工作原理.ppt

5.3 触发器的电路结构和工作原理 Circuit structure and work principle of Flip-Flop 5.3.1 主从触发器 5.3.2 维持阻塞触发器 *5.3.3 利用传输延时的触发器 5.3.4 触发器的动态特性 E 5.3 触发器的电路结构和工作原理 1. 锁存器与触发器 CP CP 锁存器在 E 的高 ( 低 ) 电平期间 对信号敏感 触发器在 CP 的上升沿 ( 下降 沿 ) 对信号敏感 在 VerilogHDL 中对锁存器与 触发器的描述语句是不同的 E 5.3 触发器的电路结构和工作原理 1 1 TG TG TG 2 Q ? C C C TG 1 D C 主锁存器 1 1 TG TG TG 4 Q Q C C C TG 3 C 从锁存器 Q ? CP 1 C C G 1 G 4 G 3 G 2 主锁存器与 从锁存器结构相同 1. 电路结构 5.3.1 主从触发器 TG 1 和 TG 4 的工作状态相同 TG 2 和 TG 3 的工作状态相同 2. 由传输门组成的 CMOS 边沿 D 触发器 工作原理： TG 1 导通， TG 2 断开 —— 输入信号 D 送入主锁存器。 TG 3 断开， TG 4 导通 —— 从锁存器维持在原来的状态不变。 (1) CP=0 时 : 1 1 TG TG TG 2 Q ? C C C TG 1 D C 主锁存器 1 1 TG TG TG 4 Q Q C C C TG 3 C 从锁存器 Q ? G 1 G 4 G 3 G 2 C =1 ， C =0 ， Q ? 跟随 D 端的状态变化，使 Q ? = D 。 CP 1 C C 工作原理： (2) CP 由 0 跳变到 1 : 1 1 TG TG TG 2 Q ? C C C TG 1 D C 主锁存器 1 1 TG TG TG 4 Q Q C C C TG 3 C 从锁存器 Q ? G 1 G 4 G 3 G 2 C =0 ， C =1 ， CP 1 C C 触发器的状态仅仅取决于 CP 信号上升沿到达前瞬间的 D 信号 TG 3 导通， TG 4 断开 —— 从锁存器 Q ? 的信号送 Q 端。 TG 1 断开， TG 2 导通 —— 输入信号 D 不能送入主锁存器。 主锁存器维持原态不变。 。 ≥ 1 TG TG TG 2 C C C TG 1 D C ≥ 1 TG TG TG 4 Q Q C C C TG 3 C 1 G 3 1 ≥ 1 ≥ 1 G 1 1 1 1 1 R D S D C P 1 C C G 4 G 2 2. 典型集成电路 74HC/HCT74 中 D 触发器的逻辑图 74HC/HCT74 的功能表 D S Q D S D R 1 ? n Q L H H ↑ H H H L L ↑ H H Q n +1 D CP H H × × L L H L × × L H L H × × H L Q D CP 输 出 输 入 D R S C1 1D R S C2 2D R 1 S 1 R 1 C 1 D 1 Q 1 Q 2 S 2 R 2 C 2 D 2 Q 2 Q 国标逻辑符号 74HC/HCT74 的逻辑符号和功能表 具有直接置 1 、直接置 0 ，正边沿触发的 D 功能触发器 5.3.2 维持阻塞触发器 1. 电路结构与工作原理 C 置 0 维持线 响应输入 D 和 CP 信号 根据 确定 触发器的状态 R S G 1 CP Q 1 G 2 G 3 G 5 Q 2 Q 3 S R G 4 Q 4 D G 6 Q Q CP = 0 0 1 1 D D G1 1 C P Q 1 G2 2 G3 3 G5 5 Q 2 Q 3 S R Q 4 D G6 Q Q 2 、工作原理 Q n+1 = Q n D 信号进入触发器 , 为状态刷新作好准备 Q 1 = D Q 4 = D D 信号存于 Q 4 当 CP 由 0 跳变为 1 G 1 1