数字数电路及逻辑设计A卷.docxVIP

试卷编号 命题人： 王玉青 审核人： 试卷分类（ A 卷或 B 卷） 五邑大学 试 卷 学期： 2013 至 2014 学年度 第 1 学期 课程： 数字电路与逻辑设计 课程代号： 0700280 使用班级： 信息工程学院 2011 级 姓名： 学号： 题号 一 二 三 四 五 六 七 八 九 总分 得分 一、填空题（ 15 分，每空 1 分） 1. 时序逻辑电路按照其触发器是否由统一的时钟控制分为 时序逻辑 电路和 时序逻辑电路。 2. 当数据选择器的数据输入端的个数为 8 时，其地址代码应有 位。 3. 两个 1 位二进制数字 A 和 B 相比较，可以用 作为 AB的输出信号 Y( AB) 。 4. 寻址容量为 256k × 4 的 RAM需要 根地址线。 5. 欲设计一个 47 进制的计数器至少需要 片 74LS160。 6. JK 触发器的特性方程为 。 7. 当 TTL 与非门的输入端悬空时相当于输入接入 电平。 8. 模数转换器（ ADC）两个最重要的指标是转换精度和 。 9. A/D 转换通常经过 、 、 、 四个步骤。 10. TTL 门电路中，输出端能并联使用的有 和 。 二、选择题（ 11 分，每空 1 分） 1. 下列各式中哪个是三变量 A、B、C 的最小项？ 。 A. AB B. A B C C. ABC D. B C 2. 下列公式中哪个是错误的？ 。 A. 0 A A B. A A A C. A B A B D. A BC (A B)(A C) 3. 采用集电极开路的 OC门主要解决了 。 A. TTL 门不能相“与”的问题 B. TTL 门的输出端不能“线与”的问题 C. TTL 门的输出端不能相“或”的问题 4. 触发器有两个稳态，，存储 4 位二进制信息需要 个触发器。 A.2 B.4 C.8 D.16 5. 欲使 D 触发器按 Q n 1 Q n 工作，应使输入端 D 。 = A. 0 B. 1 C. Q D. Qn 6. 要构成容量为 4k× 8 的 RAM，需要 片容量为 256× 4 的 RAM。 A.2 B.4 C.8 D.32 7. 3 线-8 线译码器处于译码状态时，当输入 A2A1A0 时，输出 Y7 ...Y0 = 。 =010 A.B.C. D.8. 多谐振荡器可产生 。 A. 正弦波  B.  矩形脉冲  C.  三角波  D.  锯齿波 9. 555 定时器构成施密特触发器时，其回差电压为 A. V CC B. V CC/2 C. V CC/3 D. 2V  CC/3  。 10. D/A  转换器能够将  转变成  。 A. 正弦信号  B.  数字信号  C.  模拟信号  D.  方波 信号 三、判断题（ 8 分，每题 1 分） ( )1. 编码器是时序逻辑电路。 ( )2. 施密特触发器可用于将三角波变换成正弦波。 ( )3. 单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。 ( )4. 四变量的最小项共有 8 种组合。 ( )5. 具有推拉输出的 TTL 门的输出端不可以并列使用。 ( )6. CMOS 门的输入端不可以悬空。 ( )7. 将 TTL 与非门作非门使用，则多余输入端应接低电平。 ( )8. T 触发器，在 T=1时，加上时钟脉冲，则触发器翻转。 四、（共 9 分） 用卡诺图法化简逻辑函数 F m(3,5,6,7,10) d (0,1,2,4,8) 五、（共 17 分） 已知同步时序电路如图 1所示。试写出电路的驱动方程、状态方程和输出方 程，画出电路的状态转换图，并说明该电路的功能。 图 1 六、（共 15 分） 试利用 74LS161和反馈预置数 法设计一可控进制计数器： 当 控制变量 X 为 1 时为 12 进制计数器， X=0 时为 10 进制计数器，并画出电路图。 74LS161 功能表 七、（共 6 分） 若将 1024× 1 位的 RAM芯片组成 2048× 2 位的 RAM电路，（ 1）应需几片 1024×1 位的芯片？ (2) 还需要哪种集成芯片？（ 3）试画出扩展电路， 1024×1 位的 ROM 芯片的逻辑符号如下图所示。 （ 8 分） QA QB QC QD EP RCO ET 74HC161 LOAD CLK 74LS161 CLR 八、（共6分） A B C D 图 2（a）所示为由 555 定时器构成的声控报警电路。声音经接收放大后的信号如图 2（b）所示， vI 的峰值 4V。 （1）分别说出 555 定时器 1 和 555 定时器 2 所