南理工EDA2DDS实现基于quartus...docxVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA 设计(II)实验报告 第 1页 共 17 页 一、设计内容简介 DDS即 Direct Digital Synthesizer 数字合成器,是一种基于全数字技术从相位概念出发直接合成所需波形的一种频率合成技术。 具有相对带宽大,频率转换时间短,分辨力高,相位连续性好等优点,很容易实现频率相位和幅度的数控调制,广泛应用 于通讯领域。 本实验是设计一个频率和相位均可控制的具有正弦和余弦输出的直接数字频率合成器。 二、设计目的 1·学习运用 EDA技术,使用 FPGA实现直接数字频率合成器( DDS)。 2·熟悉掌握 Quartus Ⅱ软件的使用方法。 3·熟悉掌握各芯片的逻辑功能及使用。 4·了解下载板结构及其引脚分配。 5·提高动手能力以及提出问题分析问题解决问题的能力。 三、实验设计要求 (1)设计基本要求 1、利用 QuartusII 软件和 SmartSOPC实验箱实现 DDS的设计; 2、DDS中的波形存储器模块用 Altera 公司的 Cyclone 系列 FPGA芯片中的 RAM实现, RAM结构配置成 212×10 类型; 3、具体参数要求:频率控制字 K 取 4 位;基准频率 fc=1MHz,由实验板上的系统时钟 分频得到; 4、系统具有使能功能; 5、利用实验箱上的 D/A 转换器件将 ROM输出的数字信号转换为模拟信号,能够通过 示波器观察到正弦波形; 6、通过开关(实验箱上的 Ki )输入 DDS的频率和相位控制字,并能用示波器观察加 以验证; (2)设计提高部分要求 1、通过按键(实验箱上的 Si )输入 DDS的频率和相位控制字,以扩大频率控制和相 EDA 设计(II)实验报告 第 2页 共 17 页 位控制的范围; ( 注意:按键后有消颤电路 ) 2、能够同时输出正余弦两路正交信号; 3、在数码管上显示生成的波形频率; 4、充分考虑 ROM结构及正弦函数的特点,进行合理的配置,提高计算精度; 5、设计能输出多种波形(三角波、锯齿波、方波等)的多功能波形发生器; 6、基于 DDS的 AM调制器的设计; 7、自己添加其他功能。 四、实验设计原理 直接数字频率合成器( Direct Digital Frequency Synthesizer )是一种基于全 数字技术,从相位概念出发直接合成所需波形的一种频率合成技术。工作原理是:先 将已经数字化的正弦波 ( 或三角波、方波 ) 信号的幅值数据存储在波形存储器 ROM或 RAM中,然后在标准时钟的作用下, 通过控制电路按照一定的地址关系从 ROM中读出 来,送入 D/A 转换为模拟波形,再通过低通滤波器,将 D/A 输出波形上的阶梯和毛 刺滤除,即可获得所需波形的模拟信号。整体电路工作原理图如下图所示。 DDS工作流程示意图如下图所示。 频率预置与调节电路 作用:实现频率控制量的输入;不变量 K 被称为相位增量,也叫频率控制字。 累加器 EDA 设计(II)实验报告 第 3页 共 17 页 频率控制字 K N 位 相位量化序列 加法器 寄存器 N 位 位 f c 相位累加器由 N位加法器和 N位寄存器构成。每来一个时钟 fc ,加法器就将频率控 制字 K与累加寄存器输出的累加相位数据相加,相加的结果又反馈至累加寄存器的数 据输入端,以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样,相 位累加器在时钟作用下,不断对频率控制字进行线性相位累加。由此可以看出,相位 累加器在每一个时钟脉冲输入时,把频率控制字累加一次,相位累加器输出的数据就 是合成信号的相位。 由于相位累加器为 N 位,相当于把正弦信号在相位上的精度定为 N位,所以分辨 率为 1/ 2N ,若系统基准时钟频率为 f c ,频率控制字 K 为 1,则 DDS输出最小频率为 f o = fc / 2N ;DDS输出的最高频率由 Nyquist 采样定理决定,即 f c /2 ( K 的最大值为 f f N 2N-1);若 K 为 B,则输出频率为: o =B× c / 2 。 用相位累加器输出的数据作为波形存储器( ROM)的相位取样地址,这样就可把存储在波形存储器内的波形抽样值(二进制编码)经查表查出,完成相位到幅值的转换。 (4)D/A转换器 波形存储器的输出送到 D/A转换器,由它将数字信号转换成模拟信号输出。 (5)低通滤波器 EDA 设计(II)实验报告 第 4页 共 17 页 低通滤波器的主要作用是滤除生成的阶梯形正弦波中的高频成分, 将其变成光滑的正弦波。如上图所示。 核心结构图如下图所示 五、各子模块设计原理与实现 5.1 分频电路 本实验所需要频率有 1MHz(时钟基准频率 ) 、1KHz(动态显示扫描频率)、1Hz(频率和相位控制字产生电

文档评论(0)

135****2372 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档