陈安明版微机原理第一章.pptVIP

3. 8282地址锁存器 DI0 DI1 DI2 DI3 DI4 DI5 DI6 DI7 DO0 DO1 DO2 DO3 DO4 DO5 DO6 DO7 STB GND VCC D CLK 1 2 3 4 5 6 7 8 11 10 20 9 19 18 17 16 15 14 13 12 Intel 8282 是20条引脚双列直插芯片， 有8个带锁存器的单向三态缓冲器。 DI0～DI7 ： 为地址信号输入端 ； DO0～DO7 ：为地址信号输出端 ； : 是输出三态控制线，低电平有效， 用作锁存器信号输出控制。当 接高电平时，8282锁存器输出端处 于高阻态。 STB 是锁存控制信号输入端，高电平 有效，接8086CPU的ALE地址锁存 允许信号输出端，当ALE有效时将 DI0～DI7 输入的地址信号锁存输 出，作为系统的地址总线。 4. 8286双向数据收发器 A0 A1 A2 A3 A4 A5 A6 A7 B0 B1 B2 B3 B4 B5 B6 B7 T GND VCC 1 2 3 4 5 6 7 8 11 10 20 9 19 18 17 16 15 14 13 12 ≥1 ≥1 Intel 8286 是20条引脚双列直插芯片， 内部有8个双向三态缓冲器。完成数据 的接受和发送，具有放大的作用，可 增加数据总线的驱动能力。 A0～A7 : 为数据信号输入端 ； B0～B7 : 为数据信号输出端 ； : 是输出三态控制线，低电平有效，当 接高电平时，8286禁止数据在两 个方向上的传送。接8086的 。 T : 是数据传送方向控制信号， T = 1 数据输出，由A0～A7 至B0～B7 T = 0 数据输入，由B0～B7 至A0～A7 T 接8086的 数据收发控制端。 5. 8086/8088CPU最小工作模式下的控制总线 8086/8088在最小工作模式时，除了前面已介绍过的8根控制总线外，还有8根与最小工作模式相关的控制总线，对应CPU的24~31引脚。 1） （引脚28） ： 存储器与外设接口选择输出控制信号（三态），确定当前访问操作是存储器还是I/O端口。8086系统中若该引脚输出为高电平，则访问存储器；输出为低电平，则访问I/O端口。8088系统则相反。DMA操作时该引脚处于高阻态。 2） （引脚29） ：写控制信号输出 端(三态)。低电平有效，表示CPU正处于写存储器或写I/O端口的状态。 3） （引脚27） ：数据收发控制信号输出端 (三态)。用于确定数据传送的方向。高电平为数据输出；低电平为数据输入。该信号通常用于数据总线驱动器8286／8287的方向控制。 8086/8088CPU最小工作模式下的控制总线 4） （引脚26） ：数据收发允许控制信号输出端（三态），低电平有效。该信号有效时表示数据总线上有有效的数据，在每个访问内存或I/O接口以及中断响应的总线期间有效，以允许数据收发器接受或发送数据。与8286数据总线驱动器的 端相接。 5） ALE （引脚25） ：地址锁存允许控制信号输出端（三态），高电平有效。在总线周期的T1 状态该信号有效，表明CPU送出有效的地址信号。接8282地址锁存器的STB端，以锁存总线上地址信号。 6） （引脚24） ：中断响应信号输出端，低电平有效。是CPU对外部输入的INTR中断请求信号的响应。在响应中断时，由 端送出两个负脉冲，用作外部中断源的中断向量码的读选通信号。 7） HOLD （引脚31） ：总线保持请求输入信号，高电平有效。用于向CPU提出保持（占用）请求。 当某一 部件要占用系统总线时（如DMA请求） ，可通过这条输入线向CPU提出请求。 8） HLDA （引脚30） ：总线保持请求允许控制信号输出端，高电平有效。当CPU收到HOLD请求信号后，若允许总线请求，则使所有三态输出的地址信号、数据信号和控制信号变为高阻态，同时HLD