物理组合逻辑电路.pptxVIP

第四章 组合逻辑电路;本章作业;组合逻辑电路的定义;组合逻辑电路;组合逻辑电路分析;【例1】;【例2】;逻辑功能;【例3】;组合逻辑电路设计;【例1】;5. 画出逻辑图：;【例2】;【例3】;§4—1 译码器;最典型的例子：存储器的地址译码。;译码器的功能分类;一、变量译码器;1、译码原理;2-4译码器原理图;译码器的逻辑符号;双二——四线译码器;三——八线译码器;74??138逻辑图;功能表;2、使能端的功能;延迟产生尖峰;尖峰信号和零重叠;;使用E来抑制零重叠和尖峰，译码器的输出波形变窄了.;② 用于扩展;【例2】;【例3】;③构成数据分配器;两位1—4线数据分配器;④ 实现存储器系统的地址译码;3、矩阵式译码器(多级译码);二级译码;【例2】;三级译码;4、用译码器实现组合逻辑电路;【例2】;二、码制变换译码器;完全译码的BCD译码器;完全译码的BCD译码器电路图;不完全译码的BCD译码器;不完全译码的BCD译码器电路图;集成8421BCD译码器74??42;74??42的灵活应用;2、BCD译码器的扩展;3、组成输出分配器;三、数字显示译码器;字形显示;;显示译码器的真值表;常用显示译码器;74??48真值表;74??48电路图;74??48的连接;§4—2 数据选择器;常用数据选择器;常用数据选择器;常用数据选择器;四选一数据选择器;有使能端的双4选1数据选择器;选择器扩展;【例2】;方案一：;方案二：;方案三：;数据选择器用于总线发送控制;函数发生器;用四选一74??153;【例2】;数据同比较器—;§4—3 编码器;一、二进制编码器;【例】;二、8421码编码器;三、优先编码器;【例】;集成优先编码器——74??148（8线-3线）;集成优先编码器——74??148;集成优先编码器——74??148;【例1】;【例2】;【例3】;§4—4 数字比较器;二、四位数值比较器;四位数值比较器;74??85逻辑图;【例】;用74??85构成五位数值比较器;用74??85构成24位数值比较器;§4—5 算术逻辑运算单元;（2）全加器;全加器;门电路组成的全加器及其传输延迟;实现方案1;实现方案2;实现方案3;实现方案4;集成全加器芯片74??183;二、四位串行进位加法器;四位串行进位加法器;三、四位并行进位(超前进位)加法器;四位并行进位加法器;四位并行进位加法器;四位并行进位加法器;四位并行进位加法器;集成四位并行进位加法器74??283;【例】;方案1：用74??283和74??85及或门;方案2：用74??283和与非门;方案2;四、16位并行进位加法器;16位并行进位加法器;16位并行进位加法器;16位快速加法器的结构图;16位并行进位加法器;五、算术运算逻辑单元(ALU);算术运算逻辑单元(ALU);(ALU)功能分析;74??181;74??181功能表;§4—6 奇偶检测电路;九位奇偶检验电路;奇偶检验系统;§4—7 组合逻辑电路中的竞争与险象;一、险象的类型;【例1】;2、卡诺图法;三、消除险象的方法;3、 选通法;§4—8 集成化组合逻辑电路的开关参数;【例1】;【例1】;双二——四线译码器;不完全译码的BCD译码器;74??48真值表;四位并行进位加法器;四位并行进位加法器;74??181