2可编程逻辑器件.pptxVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
可编程逻辑器件;2.1 可编程逻辑器件概述;(3)20世纪80年代初,Lattice公司发明了通用阵列逻辑(Generic Array Logic, GAL)器件,GAL比PAL使用更加灵活。 (4)20世纪80年代中期,Xilinx公司提出现场可编程概念,同时生产出世界上第一片FPGA器件。同一时期,Altera公司推出EPLD(Erasable Progammable Logic Device)器件,较GAL器件有更高的集成度,可以用紫外线或电擦除,但内部互连能力比较弱。 ;(5)20世纪80年代末,Lattice公司提出了在系统可编程(In System Programmable, ISP)技术。此后推出了一系列具有在系统可编程能力的CPLD器件,CPLD增加了内部互连线,改进了内部结构体系,比EPLD性能更好,设计更加灵活。 (6)进入20世纪90年代后,高密度PLD在生产工艺、器件的编程和测试技术等方面都有了飞速发展。器件的可用逻辑门数超过了百万门,并出现了内嵌复杂功能模块的SoPC(System on Programmalbe Chip)。;2.1.2 可编程逻辑器件的特点;2.1.3 可编程逻辑器件的分类;(3)按互连结构分 ① 确定型PLD。确定型PLD提供的互连结构,每次用相同的互连线布线,其时间特性可以确定预知(如由数据手册查出),是固定的,如CPLD。 ② 统计型PLD。统计型结构是指设计系统时,其时间特性是不可以预知的,每次执行相同的功能时,却有不同的布线模式,因而无法预知线路的延时,如Xilinx公司的FPGA器件。;③ EPROM型PLD。 ;图2.3 PLD的连接方式;2.2.3 PLA器件;图2.7 PLA与PROM的比较;2.2.4 PAL;2.2.5 GAL器件;图2.10 CPLD结构示意图;2.3.2 Altera公司MAX系列CPLD简介 ;1.逻辑阵列块;(3)乘积项时钟模式。在这种模式下,时钟来自I/O引脚或隐埋的宏单元,输出速度较慢。;3.扩展乘积项;(2)并联扩展项;4.可编程连线阵列;5.I/O控制块;2.4 FPGA结构与工作原理;2.4.2 Xilinx公司XC3000系列的结构;2.输入输出模块IOB;3.配置存储单元;4.可编程互连;2.5 常用FPGA/CPLD产品简介;2.5.2 Lattice公司CPLD器件系列;2.5.3 Xilinx公司的FPGA/CPLD器件系列;2.6 FPGA/CPLD的测试技术;2.6.2 JTAG边界测试技术;图2.21 JTAG BST电路内部结构图;内部寄存器组包括以下寄存器: (1)指令寄存器(Instruction Register) (2)旁路寄存器(Bypass Register) (3)边界扫描寄存器(Board Scan Register) (4??器件ID寄存器 (5)ISP/ICR寄存器 (6)其它寄存器;TAP控制器的命令模式有:;2.7 FPGA和CPLD的比较;;(5)内部功耗。CPLD的功耗一般在0.5W~2.5W之间,而FPGA的功耗只有0.25mW~5mW,静态时几乎没有功耗。 (6)应用范围。鉴于FPGA和CPLD在结构上的上述差异,其适用范围也有所不同。一般FPGA主要用于数据通路、多I/O口及多寄存器的系统;而CPLD则使用于高速总线接口、复杂状态机等对速度要求较高的系统。 (7)CPLD保密性好,FPGA保密性差。 (8)CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FPGA的分段式布线结构决定了其延迟的不可预测性。

文档评论(0)

老师驿站 + 关注
官方认证
文档贡献者

专业做教案,有问题私聊我

认证主体莲池区卓方网络服务部
IP属地河北
统一社会信用代码/组织机构代码
92130606MA0GFXTU34

1亿VIP精品文档

相关文档