电子测量与仪器第九章数据域测量逻辑分析仪.pptx

第九章 数据域测量—逻辑分析仪;9.1 数字系统测试的基本原理;二、相关术语;◆出错/错误(Error)：故障导致的输出不正常 ◆真速测试（AT-Speed Testing)：在功能性操作频率下的测试 ◆参数测试和逻辑测试：交直流参数和器件的逻辑功能测试 ◆测试主输入(Primary Input) ：可由测试器直接驱动的输入 ◆测试主输出(Primary Output) ：可由测试器直接检测的输出 ◆测试图形/样式（Test Pattern）：为获得故障而施加的数据 ◆测试矢量（Test Vectors）：也称测试图形 ◆测试生成：通过一定算法或工具，获得电路测试矢量的过程 ◆故障覆盖率：测试集所侦查的故障数与电路总故障数之比;三、故障模型;?暂态故障(Temporary Faults)：故障是非固定的。 类型：瞬态故障和间歇性故障 瞬态故障 ：电源干扰和α粒子辐射等原因造成 间歇性故障：元件参数变化、接插件不可靠等造成;五、数据域测试系统的组成;◆ 作用和功能;◆ 结构组成;◆ 序列存储器在初始化期间写入了每个通道的数据，数据存储器的地址由地址计数器提供。在测试过程中，在每一个作用时钟沿上，计数器将地址加1 ;(2) 逻辑分析;(3) 特征分析;◆特征分析的实现——线性反馈移位寄存器(LFSR);工作原理： 用一个已知的进制序列去除被检验的二进制序列M，所得到的余数即为特征。 特征分析过程对应为二元域上的多项式除法。被除数为被测的输入响应序列，除数为反馈移位寄存器的特征多项式。相除后，商对应线性反馈移位寄存器的输出位流，余数为测试响应的特征。;由LFSR构成的多输入特征分析器(MISR);9.2 逻辑分析仪;一、 逻辑分析仪的特点与分类 ;◆ 分类;台式逻辑分析仪;二、 逻辑分析仪的组成原理 ;三、 逻辑分析仪的触发方式 ;触发：由一个事件来控制数据获取，即选择观察窗口的位置。 跟踪：采集并显示数据的一次过程称为一次跟踪。 ;◆ 触发方式;基本的触发跟踪方式：;(2) 延迟触发;(3) 序列触发;(4) 手动触发（随机触发）;四、 逻辑分析仪的显示方式 ;(2) 数据列表显示;(3) 反汇编显示;(4) 图解显示;? 主要技术指标;? 发展趋势;六、 逻辑分析仪的应用 ;例：毛刺信号的测试;? 软件测试与分析;9.3 可测性设计;◆ 可测性设计出现的背景：VLSI;◆可测性设计考虑的主要问题;◆ 扫描通路法;◆ 一般扫描通路设计扫 描通路设计要保证各个时序元件可以同组合电路完全隔离开来，以便时序元件的状态可随意设置，同时保证时序元件的输入可观察. ;◆ 电平灵敏扫描设计;◆ 电平灵敏设计的关键元件—串行移位寄存器 ;三、 内建自测试技术;四、 边界扫描测试技术;◆ 移位寄存器组成边界扫描通路;9.4 数据域测试的应用;一、误码率测试 在数字通信系统中，误码率是一个非常重要的指标。 ◆ 误码率概念 误码率定义: 二进制比特流经过系统传输后发生差错的概率。 测量方法： 从系统的输入端输入某种形式的比特流，用输出与输入码流比较，检测出发生差错的位数，差错位数和传输的总位数之比为误码率。;◆ 误码测试原理;（1）测试图形发生器;（2）误码检测;（3）误码分析和数据记录;二、嵌入式系统测试;CPU核：主要是一个4级的流水线结构，每两站之间有站寄存器，用来存储从上一站传到下一站的数据，采用BILBO（内部逻辑块观察）测试。 存储器：指令和数据缓存分别用4K的RAM实现，另外还有512Byte的启动ROM，都是普通的存储器结构，因此采用通用的BIST测试方法。 DMA控制器、内部总线、I/O控制器、存储控制器和CPU核中不包括在流水线内的逻辑是普通的逻辑电路，采用部分扫描测试方法。 嵌入式微处理器符合边界扫描测试标准IEEE1149.1，芯片的每一个I/O口都附加有一个扫描单元TAP(测试存取通道)控制器成为整个芯片的测试控制中心。;作业题: 频率域测量: 8.6 8.8 8.9 数据域测量: 9.1 9.3 9.5 (本次不交)