《FPGA应用技术及实践(第2版)》教学讲义 情境六 实用状态机设计 任务一 有限状态机设计简介.docVIP

《FPGA应用技术及实践(第2版)》教学讲义 情境六 实用状态机设计 任务一 有限状态机设计简介.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
《FPGA应用技术及实践》电子教案 学习情境六 实用状态机设计设计 任务一 任务二 任务三 任务四 有限状态机设计 简介 (2课时) Moore型有限状态机设计 (1课时) Mealy型有限状态机设计 (1课时) 状态编码和非法状态处理 (1课时) 《FPGA》电子教案 学习情境 学习情境六 实用状态机设计 教学任务 任务一 有限状态机设计简介 学时 2 教学目标 专业能力: 了解有限状态机的概念及一般结构 学习使用有限状态机进行电路设计的方法 方法能力: 善于观察,主动学习 信息收集、归纳能力 实践动手能力 社会能力: 具有与人协作、团队工作的能力 具有吃苦耐劳的品质 语言表达能力 教学内容 有限状态机设计概述 一般有限状态机的结构 重点 一般有限状态机的结构 难点 一般有限状态机的结构 教 学 设 计 教学方法 演示法、案例教学法、现场观摩法 教学场所与条件 FPGA实训基地、多媒体教室 阶段 行为步骤(内容) 教学手段 时间 资讯 明确任务,收集有限状态机相关资料及利用状态机进行电路设计的方法 问题导向法 10 计划 制定学习计划和具体实施方法 小组讨论法、确定该项目工作计划 10 决策 分组展示初步方案,相互讨论、修改方案; 教师分析、答疑;根据学生、教师共同点评,修订、确定最终方案 集中讨论 讲授法 10 实施 对学生分组,学习有限状态机的一般结构,利用状态机进行电路设计 教师演示讲解 学生自主完成 10 检查 检查任务的完成情况,分析不足 学生自主完成 30 评价 汇报学习、工作心得;对任务完成情况,进行自我评价与教师评价 学生自评、小组互评、教师评价 10 学习情境六:实用状态机设计 任务一:有限状态机设计简介 教学方案 一、资讯 明确任务,收集有限状态机相关资料及利用状态机进行电路设计的方法。 问题引领: 学生通过查阅资料、网络、视频等途径获取以下信息: 1、什么是有限状态机,为什么要使用状态机? 2、有限状态机的一般结构是怎样的? 二、计划 分组讨论引导问题,制定学习计划,讨论设计重点、难点与实施方案。 三、决策 (1)分组展示初步方案,教师讲解相关知识点,相互讨论、修改方案; (2)根据学生、教师的点评,修订、确定最终生产方案。 教师讲授: 审阅学生制定的初步表达方案,分析学生对基本知识掌握程度,以确定讲授新知识点的范围和重点。 项目一 有限状态机设计概述 有限状态机——状态数量可枚举或有限的状态机。 1、为什么要使用状态机 (1)状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点。 (2)由于状态机的结构相对简单,设计方案相对固定,特别是可以定义符号化枚举类型的状态,这一切都为VHDL综合器尽可能发挥其强大的优化功能提供了有利条件。 (3)状态机容易构成性能良好的同步时序逻辑模块,这对于对付大规模逻辑电路设计中令人深感棘手的竞争冒险现象无疑是一个上佳的选择。此外为了消除电路中的毛刺现象,在状态机设计中有更多的设计方案可供选择。 (4)与VHDL的其他描述方式相比,状态机的VHDL表述丰富多样、程序层次分明,结构清晰,易读易懂;在排错、修改和模块移植方面也有其独到的好处。 (5)在高速运算和控制方面,状态机更有其巨大的优势。 (6)高可靠性。 2、数据类型定义语句 TYPE 数据类型名IS 数据类型定义OF 基本数据类型; 或 TYPE 数据类型名IS 数据类型定义; 例如: TYPE week IS (sun,mon,tue,wed,thu,fri,sat) ; TYPE m_ state IS ( st0,st1,st2,st3,st4,st5 ) ; 项目二 一般有限状态机的结构 用VHDL设计的状态机有多种形式,从状态机的信号输出方式上分有Mealy型和Moore型两种状态机;从结构上分,有单进程状态机和多进程状态机;从状态表达方式上分有符号化状态机和确定状态编码的状态机;从编码方式上分有顺序编码状态机、一位热码编码状态机或其他编码方式状态机。一般和最常用的状态机通常都包含说明部分、主控时序进程、主控组合进程、辅助进程等几个部分。 1、说明部分 说明部分作用TYPE语句定义新的数据类型,此数据类型为枚举型,其元素通常都用状态机的状态名来定义。说明部分一般放在结构体的ARCHITECTURE和BEGIN之间,如 ARCHITECTURE ...IS TYPE FSM_ST IS (s0,s1,s2,s3); SIGNAL current_state, next_state: FSM_ST; ... 2、主控时序进程 主控时序进程是指负责状态机运转和在时钟驱动下负责状态转换的进程。状态机是随外部时钟信号,以同步时序方式工作的。当时钟的有效跳变到来时,时序进程只是机械地将代表次态的信号next

您可能关注的文档

文档评论(0)

一帆风顺 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:6132143125000013

1亿VIP精品文档

相关文档