《FPGA应用技术及实践》教学讲义 情境六 实用状态机设计 任务四 状态编码和非法状态处理.docVIP

《FPGA应用技术及实践》电子教案 学习情境六 实用状态机设计设计 任务一 任务二 任务三 任务四 有限状态机设计 简介 （2课时） Moore型有限状态机设计 （1课时） Mealy型有限状态机设计 （1课时） 状态编码和非法状态处理 （1课时） 学习情境 学习情境六 实用状态机设计 教学任务 任务四 状态编码和非法状态处理 学时 1 教学目标 专业能力： 学习状态机中状态编码的方法 了解非法状态的处理方法 方法能力： 善于观察，主动学习 信息收集、归纳能力 实践动手能力 社会能力： 具有与人协作、团队工作的能力 具有吃苦耐劳的品质 语言表达能力 教学内容 状态编码 非法状态处理 重点 状态编码 非法状态处理 难点 非法状态处理 教 学 设 计 教学方法 演示法、案例教学法、现场观摩法 教学场所与条件 FPGA实训基地、多媒体教室 阶段 行为步骤（内容） 教学手段 时间 资讯 明确任务，收集状态机设计时状态编码和非法状态处理的相关资料 问题导向法 5 计划 制定学习计划和具体实施方法 小组讨论法、确定该项目工作计划 5 决策 分组展示初步方案，相互讨论、修改方案； 教师分析、答疑；根据学生、教师共同点评，修订、确定最终方案 集中讨论 讲授法 5 实施 对学生分组，学习状态机设计时状态的编码方法和非法状态的处理方法 教师演示讲解 学生自主完成 15 检查 检查任务的完成情况，分析不足 学生自主完成 5 评价 汇报学习、工作心得；对任务完成情况，进行自我评价与教师评价 学生自评、小组互评、教师评价 5 学习情境六：实用状态机设计 任务四：状态编码和非法状态处理 教学方案 一、资讯 明确任务，收集状态机设计时状态编码和非法状态处理的相关资料。 问题引领： 学生通过查阅资料、网络、视频等途径获取以下信息： 1、状态机中状态编码的方法有几种，各有何特点？ 2、什么叫做非法状态？ 3、如何处理非法状态？ 二、计划 分组讨论引导问题，制定学习计划，讨论设计重点、难点与实施方案。 三、决策 （1）分组展示初步方案，教师讲解相关知识点，相互讨论、修改方案； （2）根据学生、教师的点评，修订、确定最终生产方案。 教师讲授： 审阅学生制定的初步表达方案，分析学生对基本知识掌握程度，以确定讲授新知识点的范围和重点。 项目一 状态编码 在状态机的设计中，用文字符号定义各状态变量的状态机称为符号化状态机，其状态变量的具体编码由VHDL综合器根据具体情况确定。状态机的状态编码可以人为控制，也可由综合器自动对编码方式进行选择。 1、状态位直接输出型编码 该类编码方式最典型的应用实例就是计数器。计数器本质上是一个主控时序进程与一个主控组合进程合二为一的状态机，它的输出就是各状态的状态码。 将状态编码直接输出作为控制信号，要求对状态机各状态的编码做特殊的选择，以适应控制对象的要求。 上表是一个用于设计控制0809采样的状态机的状态编码表，这是根据0809逻辑控制时序编出的，其中B是标志信号，用于区别状态st0和st2。这个状态机由一个状态组成，从状态st0到st4各状态的编码分别为00000、11000、00001、00100、00110。每一位的编码值都赋予了实际的控制功能，即 START=current_state(4)； ALE=current_state(3)； OE=current_state(2)； LOCK=current_state(1) ； 根据状态编码表给出的状态机，程序如例6-7所示。 例6-7 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY AD0809 IS PORT (D : IN STD_LOGIC_VECTOR(7 DOWNTO 0); CLK ,EOC : IN STD_LOGIC; ALE, START, OE, ADDA : OUT STD_LOGIC; c _state : OUT STD_LOGIC_VECTOR(4 DOWNTO 0); Q : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END AD0809; ARCHITECTURE behav OF AD0809 IS SIGNAL current _state, next _state: STD_LOGIC_VECTOR(4 DOWNTO 0 ); CONSTANT st0 : STD_LOGIC_VECTOR(4 DOWNTO 0) := 00000 ; CONSTANT st1 : STD_LOGIC_VECTOR(4 DOWNTO 0) := 11000 ; CONSTANT st2 : STD_LOGIC_VECTOR(4 DOWNTO 0) := 00001 ;