《FPGA应用技术及实践》教学讲义 情境五 应用VHDL设计数字系统 任务一 数据选择器设计.docVIP

《FPGA应用技术及实践》电子教案 学习情境五 VHDL设计数字系统 任务一 任务二 任务三 任务四 多路选择器的设计 （4课时） 寄存器的设计 （4课时） 1位全加器的设计 （4课时） 计数器的设计 （4课时） 学习情境 学习情境五 VHDL设计数字系统 教学任务 任务一 多路选择器的VHDL设计 学时 4 教学目标 专业能力： 学习应用Quartus II软件进行VHDL文本输入的方法 学习VHDL语言源程序编写方法 掌握多路选择器的VHDL设计方法 方法能力： 相关软件、开发板的学习、适应能力 逻辑分析、总结归纳的能力 实践动手能力 社会能力： 工作细致认真，有责任心 具有团队协作能力 语言表达能力 教学内容 1、应用Quartus II软件进行VHDL文本输入的方法 2、多路选择器的VHDL设计 3、VHDL结构和语法 重点 应用Quartus II软件进行VHDL文本输入的方法 难点 VHDL结构和语法 教 学 设 计 教学方法 演示法、案例教学法、现场观摩法 教学场所与条件 FPGA实训基地、多媒体教室 阶段 行为步骤（内容） 教学手段 时间 资讯 明确任务，收集Quartus II软件文本输入方法和VHDL设计语言的相关资料以及多路选择器的VHDL设计资料 问题导向法 20 计划 确定设计思路和具体实施方法 小组讨论法、确定该项目工作计划 10 决策 分组展示初步方案，相互讨论、修改方案； 教师分析、答疑；根据学生、教师共同点评，修订、确定最终方案 集中讨论 讲授法 15 实施 对学生分组，利用Quartus II软件和FPGA开发板完成多路选择器的VHDL设计并进行验证 教师演示讲解 学生分工协作，自行完成 80 检查 检查任务的完成情况，分析不足 逆向检查 20 评价 汇报学习、工作心得；对任务完成情况，进行自我评价与教师评价 学生自评、小组互评、教师评价 15 学习情境五 ：VHDL设计数字系统 任务一：多路选择器的VHDL设计 教学方案 一、资讯 明确任务，收集Quartus II软件文本输入方法和VHDL设计语言的相关资料以及多路选择器的VHDL设计资料。 问题引领： 学生通过查阅资料、网络、视频等途径获取以下信息： 1、多路选择器的功能是什么？ 2、多路选择器的输入输出信号有哪些？ 3、如何利用软件来完成多路选择器的设计？ 4、VHDL程序由几个部分构成？ 二、计划 分组讨论引导问题，确定多路选择器的设计思路，讨论设计重点、难点与实施方案。 三、决策 （1）分组展示初步方案，教师讲解相关知识点，相互讨论、修改方案； （2）根据学生、教师的点评，修订、确定最终生产方案。 教师讲授： 审阅学生制定的初步表达方案，分析学生对基本知识掌握程度，以确定讲授新知识点的范围和重点。 项目一 VHDL设计简述 与基于原理图输入的设计方法相比，用硬件描述语言来进行系统设计更具有一般性，更高效，更适合于大系统和复杂系统设计。 在学习硬件描述语言与软件描述语言（如C语言）间的最大不同就是，绝不能单纯从分析基于硬件描述语言与软件描述语言的程序代码来了解其描述的电路功能，而是要重点分析其对应的电路构成和仿真波形，特别是时序仿真波形。 项目二 多路选择器的VHDL描述 多路选择器是典型的组合逻辑电路，下面以2选1数据选择器进行介绍。 2选1多路选择器结构 例1 2选1多路选择器描述一 ENTITY mux21a IS PORT ( a, b : IN BIT; s : IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS BEGIN y = a WHEN s = 0 ELSE b ; END ARCHITECTURE one ; 例2 2选1多路选择器描述二 ENTITY mux21a IS PORT ( a, b : IN BIT; s : IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS SIGNAL d,e : BIT; BEGIN d = a AND (NOT S) ; e = b AND s ; y = d OR e ; END ARCHITECTURE one ; 例3 2选1多路选择器描述三 ENTITY mux21a IS PORT ( a, b, s: IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS BEGIN PROCESS (a,b,s) BEGIN IF s = 0 THEN y = a ; ELSE y = b