PCB设计中阻抗匹配与0欧电阻.docxVIP

PCB设计中阻抗般配与0欧电阻 PCB设计中阻抗般配与0欧电阻 PCB设计中阻抗般配与0欧电阻 谈谈嵌入式系统 PCB 设计中的阻抗般配与 0 欧电阻 1、阻抗般配 阻抗般配是指信号源也许传输线跟负载之间的一种合适的搭配方式。依照接入方式阻抗般配有串行和并行两种方式；依照信号源频率阻抗般配可分为低频和高频两种。 〔 1〕 高频信号一般使用串行阻抗般配。串行电阻的阻值为 20~75Ω，阻值大小与信号频率成正比，与PCB走线宽度和长度成反比。在嵌入式系统中，一般频率大于 20M 的信号 PCB走线长度大于 5cm时都要加串行般配电阻，比方系统中的时钟信号、数据和地址总线信号等。 串行般配电阻的作用有两个： ◆ 减少高频噪声以及边沿过冲。 若是一个信号的边沿特别陡峭， 那么含有大量的高频成分， 将会辐射搅乱， 其他，也简单产生过冲。串通电阻与信号线的分布电容以及负载输入电容等形成一个 RC电路，这样就会降低信号边沿的陡峭程度。 ◆ 减少高频反射以及自激振荡。 当信号的频率很高时，那么信号的波长就很短，当波长短得跟传输线长度 可以比较时，反射信号叠加在原信号大将会改变原信号的形状。 若是传输线的特色阻抗跟负载阻抗不相等〔即不般配〕时，在负载端就会产生反射，造成自激振荡。 PCB板内走线的低频信号直接连通即可，一般不需要加串行匹 配电阻。 〔 2〕并行阻抗般配又叫“终端阻抗般配〞，一般用在输