第7章PCB99SE自动布线技术.pptxVIP

;; 2.设置PCB布线指示属性 双击PCB布线指示标记，屏幕弹出图7-15所示的布线指示属性对话框，用于设置印制导线宽度、过孔直径、优先级设置等布线规则内容，对话框主要参数如下。 Track Width：设置线宽，默认10mil。 Via Width：过孔尺寸，默认50mil。 Topology：设置当前导线的走线方式，默认为Shortest（最短连线方式）。 Priority：设置当前导线的布线优先权，默认为Medium（中级）。 Layer：设置PCB上布线的板层，默认为Undefined（未定义板层），板层可以在信号层、电源层和多层中进行选择。 以上参数设置好后，单击OK按钮确认。; 此后在生成网络表时，选择Protel2格式，系统自动将上述的布线信息添加到网络表中。 3.Protel2格式网络表 Protel2格式网络表文件是标准Protel网络表的扩展，添加一些附加信息，由元件描述、网络描述和布线描述3部分组成。 7.2.2 通过网络表装载元件封装 规划PCB后，执行Design→Load Nets载入网络表，屏幕弹出一个对话框，单击Browse按钮选择网络表文件（*.net），载入网络表，单击Execute按钮，将网络表文件中的元件调到当前印制板中，如图7-17所示。 图7-17中，载入的元件都散开排列在禁止布线边框之外（Protel99SE SP6之前的版本中，元件堆积在光标处），在布线前还必须进行自动布局。 ;7.2.3 装载网络表出错的修改 一般在进行电路板设计之前，要确保所电路图及相关的网络表必须正确，为此要先检查网络表上是否存在错误。装载的网络表要完全正确，牵涉到的因素很多，最主要的是元件封装是否存在、网络表是否正确及PCB封装之间与元件管脚之间的匹配。 下面以图7-18所示的检波器电路为例来说明网络表载入出错的修改方法。 ; 进入PCB99SE，规划印制板后，执行Design→Load Nets，屏幕弹出装载网络表对话框，选中网络表文件，出现图7-18所示的装载信息。 由图中可知，装入网络表后共发现5个错误，由于在电路图中已经进行过ERC检验，因此错误不是电气连接上的问题，而是在于电路图元件与PCB封装的不匹配所引起，这种错误称为网络宏错误，分为警告和错误两类。 ; 在图7-18中，存在5个错误，主要有三类，原因如???。 由于元件库中不存在电容封装RB.1/.2，故出错。 电容C1由于没有定义正确的封装，故提示该元件不存在。 图中的二极管VD1，在原理图中管脚号定义为1、2，而在印制板中焊盘编号定义为A、K，两者不匹配，故节点找不到而出错。 找到错误原因，回到电路原理图中或其它相关的编辑器中进行修改。 本例中，在原理图编辑中将电容的封装改为RB.2/.4，并重新生成网络表文件，解决电容封装的错误；在印制板编辑中将二极管的焊盘编号A、K分别改为1、2，并重新装载网络表文件，此时所有错误消失。;;7.3.2 元件自动布局 ; 单击OK按钮，屏幕弹出一个对话框，提示是否更新电路板，单击“Yes”按钮，程序更新电路板，退出自动布局状态，PCB如图7-23所示。此时各元件之间存在连线，称为网络飞线，体现节点间的连接关系。 显然图中的元件布局不理想，元件标号的方向也不合理，需要手工调整，在保证电气性能的前提下，尽量减少网络飞线的交叉，以利于提高自动布线的布通率。;;7.3.3 手工布局调整 ; 4.元件标注的调整 双击元件标注，屏幕弹出对话框，可以编辑元件标注。元件标注一般要保持一致的大小和方向，且不能放置在元件上。 5.3D显示布局图 执行View→Board in 3D显示元件布局的3D视图，观察元件布局是否合理。手工布局调整后的阻容耦合放大电路如图7-25所示，3D图如图7-26所示。;;7.4.1 自动布线设计规则设置; 1.Clearance Constraint（间距限制规则） 图7-27中选中Clearance Constraint，进入间距限制规则设置。该规则用来限制具有导电特性的图件之间的最小间距，在对话框的右下角有三个按钮。 ⑴Add按钮。用于新建间距限制规则，单击后出现图7-28所示的对话框。左边一栏用于设置规则适用的范围，右边一栏是设置设计规则的参数，Connective下拉列表框设置适用网络。 设置完毕，单击OK按钮，完成间距设计规则的设定，设定好的内容将出现在设计规则对话框下方的具体内容一栏中。 ⑵Delete按钮。用于删除选取的规