MCS51与SPI串行接口语音芯片连接.pptxVIP

实验13 MCS-51与SPI串行接口语音芯片连接 ;一、实验目的 　　(1)?? 理解SPI串行总线传输协议。 　　(2)? 理解ISD4000系列语音芯片的工作原理以及其放音、录音的控制过程。 　　(3)??理解MCS-51与SPI总线外设(如ISD4000系列语音芯片)的硬件连接、读/写方式。;二、实验设备与器材 　　 　　仿真器及其附件、图1所示的实验电路板各一套。 ;三、实验电路 　　本实验仅仅涉及实验板上的U101、U103、U104、U401(ISD4002语音芯片)、U404(集成功率放大器)，而与其他元器件无关。接通电源前，将JP103的1-2引脚短路，使ISD4002语音芯片的中断输出端引脚与MCS-51外中断(P3.2)引脚相连。 　　由于多数MCS-51芯片没有内置的SPI串行总线接口部件，因此只能用软件模拟SPI总线时序方式读/写SPI总线接口器件。 ;四、实验原理(ISD4000系列语音芯片简介) 　　ISD4000系列语音芯片包括ISD4002、ISD4003、ISD4004三个子系列芯片，电源电压为3 V，单片录音时间在2～16分钟之间。音质中上，它们被广泛应用于公共汽车语音报站系统、移动及自动应答电话设备、语音复读机等电子产品中。 ;　　该系列语音芯片采用CMOS工艺，内含振荡器、防混淆滤波器、平滑滤波器、音频放大器、自动静噪及高密度多电平Flash ROM存储器阵列。通过串行通信接口(SPI或Microwire总线协议)与微控制器(如MCS-51芯片)相连，所有操作均由微控制器控制。内部采用多电平直接模拟量存储技术，每个采样值直接存储在片内Flash ROM存储器中，因此能逼真、自然地再现语音、音乐、音调等声响效果，避免了一般固体录音电路因量化和压缩造成的量化噪声和“金属声”。可选4.0，5.3，6.4，8.0 kHz等多个采样频率。采样频率越低，录放时间就越长(但音质会略有下降)，片内信息存放在Flash ROM存储器中，在断电状态下可保存100年(典型值)，能反复录音10万次以上。 ;1．主要参数 ;　　2．封装及引脚排列 　　ISD4000系列语音芯片采用28引脚TSOP、PDIP或SOIC封装方式，其中PDIP或SOIC封装方式引脚排列如图13-1所示。 　引脚功能如下： 　VCCD：芯片内部数字电路电源引脚。 　VSSD：芯片内部数字电路地线引脚。 　VCCA：芯片内部模拟电路电源引脚。 　VSSA：芯片内部模拟电路地线引脚。 ;图13-1 PDIP或SOIC封装引脚排列;　　为了减小噪声，芯片内部模拟、数字电路具有各自的电源、地线总线，以方便在印制板上实现数字、模拟电路电源和地线分开走线，形成单点接地的布线规则。 　　ANA IN+、ANA IN-：分别是录音输入放大器的同相输入端和反相输入端。输入放大器可用单端或差分方式驱动。采用单端驱动时，信号由耦合电容输入，最大为32 mV(峰-峰值)。耦合电容与本端内部的3 kΩ串联电阻构成的输入阻抗决定了芯片频带的低端截止频率。采用差分驱动时，最大为16 mV(峰-峰值)。 ;　　XCLK：外部采样时钟输入端，可选的采样频率如表13-1所示。一般使用芯片内部采样频率(在出厂前已调校，误差在+1%以内)，除非对采样精度要求很高。当不用外部采样时钟信号时，XCLK引脚必须接地。? 　　AM CAP：自动静噪输入端。当录音信号电平下降到内部设定的某一阈值以下时，自动静噪功能使信号衰弱，这样有助于养活无信号(静音)时的噪声。一般情况下，该引脚对地接1?μF电容，构成内部信号电平峰值检测电路的一部分。检出的峰值电平与内部设定的阈值作比较，决定自动静噪功能的翻转点。大信号时，自动静噪电路不衰减，静音时衰减6 dB。1 μF电容也影响自动静噪电路对信号幅度的响应速度。当AM CAP引脚接VCCA时，则禁止自动静噪。 ;　　AUD OUT：音频输出，可驱动5 kΩ的负载。 　　MOSI：命令及数据信息的串行输入端。 　　MIS0：状态信息的串行输出端。 　　SCLK：串行时钟输入端，由SPI总线主设备(一般为MCU)提供。 　　　　：片选信号输入端，输入，低电平有效。当片选信号无效时，芯片处于待用状态，静态电流典型值为1 μA。;　　　　：中断输出端，漏极开路(OD)输出，低电平有效。在放音(包括快进)、录音操作过程中，遇到到段结束(EOM)、存储器末尾(OVF)时，　　　引脚输出低电平并保持，直到SPI总线主设备向ISD芯片写入新的命令。 　　RAC：行地址时钟输出端，漏极开路(OD)。每个RAC周期表示ISD存储器的操作进行了一行(ISD4003系列中的存储器有1200行)。该信号高电平时间为200 ms，低电平时间为25 ms。快进模式下，