使用verilog语言设计一个3-8译码器.docxVIP

如有侵权请联系网站删除，仅供学习交流 如有侵权请联系网站删除，仅供学习交流 仅供学习交流 仅供学习交流 使用ver i I og语言设计一个3-8译码器 1使用verilog语言设计一个3-8译码器。 .源程序设计 module YMQ (A,Y); input [2:0] A; output [7:0] Y; reg[7:0] Y; always @ (A) begin case(A) 3bOOO : Y=8b0000000i; 3bOOl : Y=8 3bOlO : Y=8 3bOll : Y=8 3blOO: Y=8 3blOl : Y=8 315110: ￥=8 3blll : Y=8,b default :Y=8,b endcase end Endmodule .RTL结构图： .时序仿真图 ?V-*?1 - *1- ??- ?V- *?1 - *1- ??- 如时序图所示：当输入A为。10时，3-8译码器输出Y即丫［2］为 1.为上升沿。 当输入A为。00时，3-8译码器输出Y即Y⑼为1,为上升沿。 当输入A为101时，3-8译码器输出Y即丫⑸为1,