74HC595的中文资料-主要是针对时序图.docxVIP

接着是一个逻辑符号: 接着是一个逻辑符号: 74HC595的中文资料 74HC595 ――具有三态输岀锁存功能的 8位串行输入、串行/并行输岀移位寄存器 本文翻译自 NXP的74HC595的datasheet 74HC595和74HCT595是带有存储寄存器和三态输岀的 8位串行移位寄存器，移位寄存器和存 储寄存器有各自的时钟。 每当移位寄存器输入时钟 SHCP上升沿来临之时，数据被移岀。 每当存储寄存器输入时钟 STCP上升沿来临之时，数据并行的存储到存储寄存器。如果两个时 钟上升沿同时到来，移位寄存器总是要比存储寄存器的提前一个时钟。 移位寄存器有一个串行岀入（ DS）和一个串行标准输岀（ Q7S ）。同时也提供一个异步复位端 （低电平有效），存储寄存器有一个 8位3态总线输出。输出使能（ 0E ）为低电平时，存储寄 存器的值就输出。 下面是一个功能框图，有利于理解： 功能表如下: 功能表如下: SHCP STCP Q7S QG Q1 02 DS 03 Q4 Q5 Q6 Q7 MR 0E |10 T13 9 15 1 2 3 4 5 6 7 符号 引脚 描述 Q1 1 并行输出1 Q2 2 并行输出2 Q3 3 并行输出3 Q4 4 并行输出4 Q1 5 并行输出5 Q2 6 并行输出6 Q3 7 并行输出7 GND 8 接地 Q7S 9 串行数据输出 MR 10 (master reset )复位-低电平有效 SHCP11 移位寄存器输入时钟(shift register clock iuput ) STCP12 存储寄存器输入时钟(storage register clock iuput OE 13 输出使能(地电位有效) DS 14 串行数据输出输入 Q0 15 并行数据输出0 Vcc 16 电源 各引脚的的说明如下: 时序图： 时序图： Table 1 Function tabled Control Input Output Function SHCP STCP OE MR DS Q7S Qn X X L L X L NC a LOW^Ievel on MR only affects the shift registers X * L L X L L empty shift register loaded into storage register X X H L X L 1 shift register dear: parallel outputs in high-impedance OFF-state T X L H H Q6S NC logic HiGH-level shifted into shift register stage 0. Contents of all shift register stages shifted through, e.g. previous state of stage 6 (internal QBS) appears on the serial output (Q7S|. X L H X NC QnS contents of shift register stages (internal QnS) are transferred to the storage register and parallel output stages t r L H X Q6S CnS contents of shift register shifted through previous contents of the shift register is transferred to the s：orage register and the parallel output stages [1J H = HIGH voltage state; Ls LOW vollage stale: A；LOW-to+ltGHfransiti?i: X 益 donl care: NC = no change; Z = high- mpecance OFF-slate. smp』LrLrLnLnLrLrLrLHJLnmLTLnjrLrLn_