《FPGA设计》实验教学大纲-电子电气实验室.docVIP

《FPGA设计》课程实验教学大纲 一、实验课程名称：中文名：FPGA设计 （逻辑电路与FPGA应用） 英文名：FPGA Design (Logic Circuits Application of FPGA) 二、课程性质：限定选修课 课内实验 三、开放实验项目数：通信工程12个、电子信息工程（国内、中美）4个 四、适用专业及年级：通信工程 三年级、电子信息工程（国内、中美） 三年级 五、实验教材、参考书： （一）教材 1、《EDA技术与VHDL》，潘松 黄继业 编著，2010年，第三版. 2、《Verilog HDL数字设计与综合（第二版）》，[美]Samir Palnitkar著，夏宇闻等译，电子工业出版社，2009年7月. （二）参考书 1．《电子技术基础——数字部分（第四版）》, 康华光编，高等教育出版社，1999。 2．《数字系统设计与PLD应用技术》，蒋璇编，电子工业出版社， 2001。 3．《Programmable Logic Training Course》，Xilinx Training and Design Center，2003。 4. 《 intro_to_quartus2_chinese.pdf》，Altera, 2006. 5、CPLD/FPGA与ASIC设计实践教程，陈赜，科学出版社，2006. 6、Verilog Digital System Design (second edition) , Zainela bedin Navabi, McGraw - Hill Professional. 六、学时学分： 1、课程总学时：48;实验学时：36（通信）/ 12（电子信息工程国内、电子信息工程中美） 2、课程总学分：3 ;实验学分: 0.75（16级） 七、实验教学的目的与基本要求： 通过实验培养学生掌握VHDL/Verilog HDL基础知识，掌握可编程逻辑电路的设计软件Quartus II的使用方法，学会用原理图和硬件描述语言的输入方式设计电路系统，会用波形文件和简单的testbench进行仿真；并且熟悉EDA开发板，能够结合DE2开发板做设计的硬件仿真。 八、实验课考核方式： 1．根据实验预习情况、出勤、实验操作能力及实验报告成绩综合评分。 2．实验成绩占课程总成绩的30%（通信）/30%（电子） 。 九、实验课程内容及学时分配： 序号 实验项目名称 实验内容 学时分配 实验属性 实验类型 每组人数 实验要求 1 DE2-70开发板的使用 学习DE2-70开发板的构成和使用方法，将3线-8线译码器和移位寄存器程序分别在开发板上实现硬件仿真 3 专业 设计 1 电子必做 2 二十四进制计数器设计 用低级模块例化的方式和原理图方式实现二十四进制8421BCD码计数器（低级模块为40161），比较两种设计方式的区别，最后完成硬件仿真 3 专业 设计 1 电子必做 3 任务划分与独立模块实现 分组完成脉冲计时的七段码显示或计分功能模块（二选一） 3 专业 设计 1 电子必做 4 任务合成与顶层设计 为实验三的两个模块设计顶层程序，并在开发板上进行硬件验证 3 专业 综合 1 电子必做 6 1位半加器，全加器，4位加法器 使用原理图完成半加器及全加器的设计输入，仿真 3 专业 验证 1 通信必做 7 用PLM宏模块设计加法器，计数器 使用PLM宏模块设计加法器，计数器，并进行仿真 3 专业 设计 1 通信必做 8 用ROM查找表实现BCD乘法 使用原理图方法，用ROM查找表实现BCD乘法，并仿真 3 专业 设计 1 通信必做 9 VHDL设计多路器 组合逻辑 使用VHDL语言设计多路选择器，掌握组合逻辑编程方法 3 专业 设计 1 通信必做 10 VHDL设计七段译码 组合逻辑 使用VHDL语言设计七段译码器，并完成仿真 3 专业 设计 1 通信必做 11 VHDL设计D触发器 时序逻辑 使用VHDL语言设计D触发器，并完成仿真，掌握时序逻辑编程方法 3 专业 设计 1 通信必做 12 VHDL设计计数器 时序逻辑 使用VHDL语言设计计数器，并完成仿真 3 专业 设计 1 通信必做 13 VHDL设计元件例化 掌握元件例化编程方法 3 专业 设计 1 通信必做 14 有限状态机设计 掌握有限状态机编程方法 3 专业 综合 1 通信必做 15 乘法器及流水线技术 实现乘法器，掌握流水线编程方法 3 专业 综合 1 通信必做 说明：实验大纲需要根据专业发展不断进行修订完善。