测试电路、包括测试电路的半导体器件和测试系统的制作方法.docxVIP

PAGE PAGE 1 测试电路、包括测试电路的半导体器件和测试系统的制作方法 测试电路、包括测试电路的半导体器件和测试系统[0001]相关申请的交错引用[0002]本申请要求于2019年8月26日向韩国学问产权局提交的申请号为10-2019-0104610的韩国专利申请的优先权，其所有内容通过引用合并于此。技术领域[0003]各个实施例通常可以涉及一种半导体电路，并且更详细地，涉及一种测试电路、包括测试电路的半导体器件和测试系统。背景技术：[0004]可以对半导体器件执行各种测试。各种测试可以包括针对存储区域的测试。可以在将半导体器件安装在封装衬底上之前和之后执行对存储区域的测试。[0005]半导体器件中的存储单元可以在安装半导体器件之前的测试中被确定为正常。然而，当因为环境而在存储单元处产生暂时缺陷而非永远缺陷时，该存储单元可以在安装半导体器件之后的测试中被确定为异样。[0006]当用法肯定标准执行测试时，可以提高筛查能力。然而，因为测试裕度不足而可能临时被确定为异样的存储单元会被过度筛查为不合格(fail)，从而可能降低测试成品率。技术实现要素：[0007]在本藏匿的一些实施例中，一种测试电路可以包括比较器和比较控制电路。比较器可以被配置为将第一输入信号与其次输入信号举行比较以产生比较结果信号。比较控制电路可以被配置为执行用于将比较结果信号锁存为参考数据的操作和用于将比较结果信号输出为第一输出信号的操作中的起码一种。比较控制电路可以被配置为按照参考数据而提供预期数据(expectation data)作为第一输入信号并且提供读取数据作为其次输入信号。[0008]在本藏匿的一些实施例中，一种半导体器件可以包括读取路径、写入路径、预期数据生成电路和测试电路。读取路径可以包括被配置为将从存储区域输出的读取数据传送到输入/输出端子的电路。写入路径可以包括被配置为将经由输入/输出端子输入的写入数据传送到存储区域的电路。预期数据生成电路可以被配置为执行用于利用写入数据生成预期数据的操作和/或用于在没有外部输入的状况下自主地生成预期数据的操作。测试电路可以被配置为将预期数据和可以与测试单元中的第一地址相对应的读取数据举行比较以生成参考数据。测试电路可以被配置为按照参考数据而将预期数据和与所述第一地址之后的地址相对应的读取数据举行比较以产生测试结果信号。[0009]在本藏匿的一些实施例中，一种测试系统可以包括半导体器件和测试器。半导体器件可以包括被配置为输出读取数据的存储区域。半导体器件可以被配置为将预期数据和可以与所述存储区域的测试单元中的第一地址相对应的读取数据举行比较以生成参考数据。所述半导体器件可以被配置为按照参考数据而将预期数据和可以与第一地址之后的地址相对应的读取数据举行比较以产生测试结果信号。测试器可以被配置为在第一测试条件下向所述半导体器件提供用于生成参考数据的第一地址，在所述第一测试条件中可以产生暂时不合格判定。测试器可以被配置为按照测试结果信号来执行合格/不合格判定。附图解释[0010]通过结合附图举行的以下具体描述，将越发清晰地理解本藏匿的主题的上述和其他方面、特征和优点，其中：[0011]图1是示出按照示例性实施例的操作概念的视图。[0012]图2是示出按照示例性实施例的测试系统的视图。[0013]图3是示出图2中的预期数据生成电路的视图。[0014]图4是示出按照示例性实施例的测试电路的视图。[0015]图5是示出图4中的参考变量比较器的视图。[0016]图6是示出图5中的参考变量比较器的操作的真值表。详细实施方式[0017]将参考附图更具体地描述本藏匿的各种实施例。附图是各种实施例(和中间结构)的暗示图。这样，例如因为创造技术和/或公差导致的图示的配置和外形的变幻是可以预期的。因此，所描述的实施例不应被说明为限于本文中所示的特定配置和外形，而是可以包括不脱离所附权利要求所限定的本藏匿的精神和范围的在配置和外形上的偏差。[0018]本文中参考本藏匿的抱负实施例的截面图和/或平面图来描述本藏匿。然而，本藏匿的实施例不应被说明为限制本发明的构思。尽管将示出和描述本藏匿的一些实施例，但是本事域一般技术人员将理解，可以在不脱离本藏匿的原理和精神的状况下对这些实施例举行转变。[0019]示例性实施例可以涉及一种能够提高测试成品率的测试电路。一些实施例可以针对包括上述测试电路的半导体器件。其他实施例可以提供包括上述测试电路的测试系统。[0020]图1是示出按照示例性实施例的操作概念的视图。[0021]参考图1，半导体器件的存储区域可以包括多个单位区域，例如，区块(mat)mat1-matn。[