TMS320C55x的硬件结构课件.ppt

第2章 TMS320C55x的硬件结构 ;知识要点 ;2.1 TMS320C55x DSP的基本结构 2.2 TMS320VC5509A的主要特性 2.3 TMS320C55x 存储空间结构 ;2.1 TMS320C55x DSP的基本结构 ; C55x与C54x相比，C55x在硬件方面做了许多扩展，具体如表2-1所示。; C55x的一系列特征使它具有处理效率高、低功耗和使用方便的等优点 。 ;2.2.2 VC5509A的引脚功能;1．并行总线引脚; 上 电复位时，GPIO0 管脚=1， A[13：0]， D[15：0]和 C[14：0]被设置成外部扩展总线。 同时，EBSR[1：0]的值设置为01。 ;如果GP1O0 在上电复位时接低电平， A[13:0]， D[15:0]和 C[14：0]的功能被设置成主机口[HPI] ，同时EBSR 被设置成11。 通过GPIO 引脚实现的设置仅在复位时有效，它同时影响EBSR[1：0]的内容。 ;上电复位后EBSR[1：0]仅可能出现01 和11 两种取值，00 和10 在复位时不会出现。 ; 软件配置： 当复位结束后，用户还可以通过EBSR[1：0]来改变A[13：0]，D[15：0]和C[14：0]的功能。 这种改变不受GPIO 的影响，直到整个系统重新上电或重新复位。 ;EBSR[1：0]两个寄存器可以实现四种工作模式， 其中00 和10 两种模式在复位时不会出现，必须由软件设置才能得到， 而01 和11 两种模式与GPIO 引脚的配置相同。通常如果不考虑00 和10 两种模式，只需要配置GPIO 通常引脚即可，软件可以不去处理EBSR[1:0]的内容。; 并行双向数据总线D15～D0(注意书上写错了)完成两个功能： 1 EMIF数据总线（EMIF.D[15:0]） 2 或HPI数据总线HPI.HD[15:0] 同样，这两个功能可以通过外部总线选择寄存器EBSR中的并行端口模式位域来设置，这些引脚的初始状态由GPIO0引脚决定。 ;15;16;2．中断引脚和复位引脚;18;19;3．位输入/输出信号引脚;4．时钟信号引脚;5．I2C引脚 ;7．USB引脚;9．测试引脚;TRST---测试复位引脚，为高电平时，DSP芯片由IEEE标准1149.1扫描系统控制工作；引脚悬空或为低，则芯片正常工作。 EMU0----仿真器中断0引脚。为低时，为了保证的有效性，EMU0必须为高电平。当为高电平时，EMU0是仿真系统的中断信号，并由IEEE标准1149.1扫描系统来定义是输入还是输出。 EMU1/OFF--仿真器中断1引脚/关断所有输出引脚。当TRST为高时，EMU1/是仿真系统的中断信号。当为低电平时，EMU1/OFF被设置为OFF的有效性，将所有的输出设置为高阻状态。;第2章 TMS320C55x的硬件结构 ;RDVDD 是数字电源，对于时钟为108MHz、144MHz和200MHz的DSP对应的RDVDD分别为+1.2V、+1.35V和+1.6V，为RTC模块的I/O引脚提供专用电源。 ; RCVDD 是数字电源，对于时钟为108MHz、144MHz和200MHz的DSP对应的RCVDD分别为+1.2V、+1.35V和+1.6V，为RTC模块提供专用电源。 AVDD 是模拟电源，+3.3V，为10位的A/D提供专用电源。 ADVDD ，+3.3V，为10位A/D数字部分提供专用电源。;USBPLLVDD 是数字电源，对于时钟为108MHz、144MHz和200MHz的DSP对应的USBPLLVDD分别为+1.2V、+1.35V和+1.6V，为USB的PLL提供专用电源。 VSS是数字地，为I/O和内核引脚接地。 AVSS是模拟地，为10位A/D接地。 ADVSS为10位A/D的数字部分接地。 USBPLLVSS是数字地，为USB的PLL接地。;2.1.1 C55x 的CPU体系结构;第2章 TMS320C55x的硬件结构 ;一 PAB上传送24位的程序代码地址，由PB将32位代码送入指令缓冲单元I进行译码。; 三、2条写数据地址总线（EAB、FAB）与两条写数据数据总线（EB、FB）配合使用。 EAB---EB FAB-----FB。 地址总线指定数据空间或