电路板怎样进行抗干扰设计.docxVIP

电路板怎样进行抗干扰设计 电路板设计 由于DSP、CPU等芯片工作频率较高，即使电路原理图设计正确，若印制电路板设计不当，也会对芯片的可靠性产生不利影响。例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声。因此，在设计印制电路板时，应注意采用正确的方法。 1）地线设计。在电路中，接地是控制干扰的重要方法，如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。在一块电路板上，DSP、CPU同时集成了数字电路和模拟电路，设计电路板时，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。尽量加粗接地线，同时将接地线构成闭环路。 2）配置去耦电容。在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。配置去耦电容可以抑制因负载变化而产生的噪声，是DSP电路板的可靠性设计的一种常规做法：电源输人端可跨接一个10～100μF的电解电容器；为每个集成电路芯片配置一个0.01 μF的陶瓷电容器；对于关断时电流变化大的器件和ROM、RAM等存储型器件，应在芯片的电源线和地线间直接接入去耦电容。注意去耦电容的引线不能过长，特别是高频旁路电容不能带引线。 大多数资料有提到过，去耦电容就近放置，是从减小回路电感的角度去谈及摆放问题，其实还有一个原则就是去耦半径的问题，如果电容离芯片位置较远，超过去耦半径，会起不到去耦效果。 考虑去耦半径的最好办法就是考察噪声源和电容补偿电流之间的相位关系。当芯片对电流的需求发生变化时，会在电源平面的一个很小的局部区域内产生电压扰动，电容要补偿这一电流（电压），就必须感知到这一电压扰动。信号在介质中传播需要一定的时间，因此发生局部电压扰动到电容感知到需要有一定的时间延迟，因此必然造成噪声源和电容补偿电流之间的相位上的不一致。特定的电容，对与它自谐振频率相同的噪声补偿效果最好，我们以这个频率来衡量这种相位关系。当扰动区到电容的距离到达时，补偿电流的相位为和噪声源相位刚好差180°，即完全反相，此时补偿电流不再起作用，去耦作用失效，补偿的能量无法及时送达，为了能有效传递补偿能量，应使噪声源和补偿电流之间的相位差尽可能的小，最好是同相位的。距离越近，相位差越小，补偿能量传递越多，如果距离为0，则补偿能量百分之百传递到扰动区，这就要求噪声源距离电容尽可能得近。 对于大电容，因为其谐振频率很低，对应的波长非常长，因为去耦半径很大，所以不用去怎么关心大电容在电路板上的放置位置的原因，对于小电容，因为去耦半径很小，需要靠近去耦的芯片。 3）电路板器件的布置。在器件布置方面与其他逻辑电路一样，应把相互有关的器件尽量放得靠近些，这样可以获得较好的抗噪声效果。时钟发生器、晶振和CPU的时钟输人端都易产生噪声，这些器件要相互靠近些，同时远离模拟器件。 电路抗干扰设计原则汇总： 1.电源线的设计 （1） 选择合适的电源（2） 尽量加宽电源线（3） 保证电源线、底线走向和数据传输方向一致（4） 使用抗干扰元器件（5） 电源入口添加去耦电容（10~100uf） 2.地线的设计 （1） 模拟地和数字地分开（2） 尽量采用单点接地（3） 尽量加宽地线（4） 将敏感电路连接到稳定的接地参考源（5） 对pcb板进行分区设计，把高带宽的噪声电路与低频电路分开（6） 尽量减少接地环路（所有器件接地后回电源地形成的通路叫“地线环路”）的面积 3.元器件的配置 （1） 不要有过长的平行信号线（2） 保证pcb的时钟发生器、晶振和cpu的时钟输入端尽量靠近，同时远离其他低频器件（3） 元器件应围绕核心器件进行配置，尽量减少引线长度（4） 对pcb板进行分区布局（5） 考虑pcb板在机箱中的位置和方向（6） 缩短高频元器件之间的引线 4.去耦电容的配置 （1） 每10个集成电路要增加一片充放电电容（10uf）（2） 引线式电容用于低频，贴片式电容用于高频（3） 每个集成芯片要布置一个0.1uf的陶瓷电容（4） 对抗噪声能力弱，关断时电源变化大的器件要加高频去耦电容（5） 电容之间不要共用过孔（6） 去耦电容引线不能太长 5.降低噪声和电磁干扰原则 （1） 尽量采用45°折线而不是90°折线（尽量减少高频信号对外的发射与耦合）（2） 用串联电阻的方法来降低电路信号边沿的跳变速率（3） 石英晶振外壳要接地（4） 闲置不用的们电路不要悬空（5） 时钟垂直于IO线时干扰小（6） 尽量让时钟周围电动势趋于零（7） IO驱动电路尽量靠近pcb的边缘（8） 任何信号不要形成回路（9） 对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略（10） 通常功率线、交流线尽量