- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一种基于 TMS320VC5402 实现 FIR 滤波器的技术
摘 要: FIR 滤波器在各种数字信号处理系统中获得了广泛应用,它总是稳
定的,并且具有严格的线性相位等优点。本文首先介绍了 TMS320VC5402 DSP 主要
特性和 FIR 滤波器知识。然后分析了两种循环寻址数据存储器的组织方案,并给出
了相应的滤波程序。最后阐述了用FIRS 指令实现 FIR 滤波器的优点。
关键词: DSP ;FIR 滤波器 ; 循环寻址 ;
An Technology of Implementing FIR Filter based
on TMS320VC5402
Xue Ji-hua , Shen Yan
(Department of Radio Engineering ,Southeast University, Nanjing,
Jiangsu 210096,China)
Abstract: FIR Filter is widely used in digital signal processing
applications because it’s always stable, and has perfect linear phase
feature. This paper first introduces the main performance of
TMS320VC5402 and the basic conception of FIR Filter.Then it expounds two
kinds of organizations of data memory by using circular addressing mode,
and programmes are presented for example.In the end , it indicates the
advantage of implementing FIR filter with FIRS instruction.
Key words: DSP ;FIR Filter ; Circular Addressing ;
1、前言
数字信号处理就是用数字信号处理器(DSP)来实现各种算法。由于具有精度高、
灵活性强等优点,已广泛应用在数字图像处理、数字通信、数字音响、声纳、雷达
等领域。而数字滤波技术又是进行数字信号处理的最基本手段之一。它是对数字输
入信号进行运算,产生数字输出信号,以改善信号品质,提取有用信息,或者把组
合在一起的多个信号分量分离开来为目的。在许多实际应用(如:音乐信号、图像
信号处理)中,为了保证滤波后的信号不产生相位失真,一般均采用 FIR 数字滤波
器。本文选用 TMS320VC5402 作为 DSP 处理器,研究了对其配置和编程从而实现
FIR 滤波器的技术。
2、TMS320VC5402 的主要特点:
TMS320VC5402 是 TI 公司于 1999 年 10 月推出的性价比极高的定点数字信号
处理器(DSP)。运算速度高达 100MIPS。图 1 是它的内部硬件组成框图,包括:
CPU,总线,存储器,在片外设电路等。主要特点如下:
由一条程序总线、三条数据总线和四条地址总线构成增强型哈佛结构;
40 位算术逻辑单元(ALU),包括一个40 位桶形移位寄存器和两个独立的
40 位累加器;
17bitx17bit 并行乘法器单元和一个专用的 40 位加法器,用于非流水线的
单周期乘法/累加(MAC)操作;
比较、选择、储存单元(CSSU),用于维特比加法/比较选择;
两个地址发生器,包括 8 个辅助寄存器(AR0-AR7)和2 个辅助寄存器算
术单元(ARAU0、ARAU1);
192K 字×16bit 可寻址的存储器空间(64K 字的程序空间、64K 字的数据
空间、64K 字的 I/O 空间),片内提供 16K 双存取 RAM,4K ROM;
在片外围电路包括:软件可编程等待状态发生器、片内锁相环(PLL)时
钟发生器、2 个多通道带缓冲串行接口(McBSP)、2 个可编程的定时器等;
除了上述高性能的硬件结构外,TMS320VC5402 还提供了先进的指令集,实现
单指令重复和块重复、32 位长操作指令、具有并行存储和并行加载的算术指令、
一条指令同时读 2 或 3 个
原创力文档


文档评论(0)