基于FPGA的高带宽存储接口设计.docxVIP

PAGE 1 PAGE 1 基于FPGA的高带宽存储接口设计 导读：本文具体地分析了Altera公司Cyclone V FPGA器件的硬核存储掌握器底层架构和外部接口，并在此基础上对Controller和PHY进行了功能仿真。仿真结果表明硬核存储掌握器和PHY协作工作时的功能与设计预期相符，性能优良，适合于在当前FPGA的外部存储带宽需求日益增长的场合下应用。 如今，越来越多的应用场景都需要FPGA能够和外部存储器之间建立数据传输通道，如视频、图像处理等领域，并且对数据传输通道的带宽也提出了较大的需求，这就导致了FPGA和外部Memory接口的实际有效带宽成为了制约系统性能的瓶颈，所以Memoiy掌握器的效能，则成为提升系统性能的关键要素。Altera一代28nm器件中的Cyclone V和Arria V系列FPGA都集成了硬核存储掌握器HMC(Hard Memory Controll er)单元，相比于以往的软核解决方案，硬核解决方案能够在关心降低系统功耗的同时显著提升接口工作性能，适合应用于对Memory接口带宽有较大需求的场合。  1 存储器接口的底层架构  QuartusII 11.0及以后版本供应的Controller掌握器均为High Performance ControllerII(HPC II)，相对于早期供应的HPC，有了部分功