武汉大学《数字电子技术》课件-第9章半导体存储器.pptVIP

9.2.2 动态随机存取存储器（DRAM） 1. DRAM的动态MOS存储单元 NMOS管T和存储电容CS组成动态存储单元。 当电容存储有足够的电荷时，电容电压为高电平，存储1； 当电容没有存储电荷时，电容电压为低电平，存储0。 缺点是电容不能长期保持其电荷，必须定期（大约8～16个mS内）补充电荷（称为刷新操作），比SRAM操作复杂。 工作原理如下： （1）写操作 当Xi=1、Refreh=0和 时，G1处于工作态、G2和G3处于高阻态，NMOS管T导通。 如果Din=1，则存储电容CS充电，获得足够的电荷，实现写1操作； 如果Din=0，则存储电容CS放电，电荷消失，实现写0操作。 （2）读操作 当Xi=1、Refreh=1和 时，G1处于高阻态、G2和G3处于工作态，NMOS管T导通。 如果存储电容CS有电荷，则通过T向位线的分布电容CW放电，位线电压增加，经灵敏放大缓冲器G2输出1（Dout=1），实现读1操作； 如果存储电容CS没有电荷，则位线电压不变，灵敏放大缓冲器G2输出0（Dout=0），实现读0操作。 Refresh=1使G3工作，读出的数据通过G3又写入到存储电容中（类似于写操作