嵌入式系统课件ARM微控制器基础与实战.pptVIP

( 3 ) TAP状态机 测试访问端口TAP控制器是一个16状态的有限状态机，为JTAG提供控制逻辑，控制进入JTAG结构中各种寄存器内数据的扫描与操作。 状态转移图如图4—11所示，在TCK同步时钟上升沿的TMS引脚的逻辑电压决定状态转移的过程。 任一状态下，让TMS=1可以经5个TCK回到复位状态。 由TDI引脚输入到器件的扫描信号有2个状态变化路径：用于指令移入至指令寄存器，或用于数据移入至相应的数据寄存器(该数据寄存器由当前指令确定)。 状态图中的每个状态都是TAP控制器进行数据处理所需要的，这些处理包括向引脚施加激励信号、捕获输入数据、加载指令以及将边界扫描寄存器中数据移入／移出 第三十一页，共七十三页。 状态转换发生在TCK同步时钟脉冲的上升沿 第三十二页，共七十三页。 ( 4 ) JTAG接口控制指令 控制指令用于控制JTAG接口各种操作，包括公用(Public)指令和私有(Private)指令。最基本的公用指令有： BYPASS 旁路片上系统逻辑指令，用于未被测试的芯片，即把TDI与TDO旁路(1个时钟延迟)。 EXTEST 片外电路测试指令，用于测试电路板上芯片之间的互连。如图4—11中的引脚状态被捕获在capture DR；并在shift DR状态时，通过TDO引脚把寄存器中数据移出，同时新的数据通过TDI引脚移入，该数据在更新update DR状态中用于边界扫描寄存器输出。 IDCODE 读芯片ID码指令，用于识别电路板上的芯片。此时，ID寄存器在TDI与TDO引脚之间，在capture DR状态中，芯片的ID复制至ID寄存器，然后在shift DR状态中移出。 INTEST 片内测试指令，边界扫描寄存器位于TDI与TDO引脚之间，处理器核逻辑输入和输出状态被边界扫描寄存器捕获和控制。 以上是ARM架构最基本的公用指令，各种处理器核可以根据需要进行扩展。 第三十三页，共七十三页。 2．1．3 ARM处理器内核 ARM体系结构的处理器内核有ARM7TDMI、ARM8、ARM9TDMI、ARM10TDMI及ARM11TDMI等。 ARM7TDMI处理器内核 ARM7TDMI处理器是ARM7处理器系列成员之一，是目前应用很广的32位高性能嵌入式RISC处理器。 TDMI后缀的含义： T 具有16位压缩指令集Thumb； D 支持在片调试(Debug) ，允许处理器响应调试请求暂停； M 增强型乘法器(Multiplier)，比以前处理器性能更高，产生全64位结果； I 提供嵌入式ICE硬件，支持片上断点调试。 ARM7处理器核采用了3级流水线结构，指令执行分为取指、译码和执行等3个阶段。 ARM7TDMI的体系结构图如图4—12所示。 第三十四页，共七十三页。 113个扫描单元： 包括ARM核所有I/O引脚、地址数据总线引脚和输入输出控制引脚。 33个扫描单元： 数据总线[D31：D0] 和一个端点控制信号 38个扫描单元： 通过控制ICE宏单元，实现对ARM执行指令的断点、观察点的控制。 第三十五页，共七十三页。 ARM7TDMI内核的JTAG扫描链结构（主要包括３条扫描链） Scan Chain0: 有113个扫描单元,包括ARM核的所有I/O,地址数据总线和输入输出控制信号.这条链上的信号复杂,不易控制,但是,包含的信息丰富,可以通过这条链得到ARM7TDMI所有的内核信息。 第三十六页，共七十三页。 Scan Chain1：有33个扫描单元，包括ARM核的数据总线和一个断点控制信号。这是一条很有用的链，通过控制这条链，可以控制ARM核执行指定的指令，从而实现对ARM的内部寄存器，协处理器以及外部存储器的读写操作。 Scan Chain2：有38个扫描单元，通过控制EmbeddedICE宏单元，实现对ARM执行指令的断点、观察点控制。EmbeddedICE是集成在ARM内核的中的嵌入式ICE防真器。通过对EmbeddedICE的控制，对EmbeddedICE中寄存器的读取，可以获得ARM内核的状态，为程序设置断点或读取Debug通信通道。 第三十七页，共七十三页。 2．2．1 数据类型 ARM处理器支持下列数据类型： Byte 字节，8位；（A31……A0)32位地址均有效. Halfword 半字，16位(半字必须与2字节边界对准) （A31……A1,0)偶数地址,A0为0 ； Word 字，32位(字必须与4字节边界对准)。 （A31……A2,0,0)地址是4的倍数,A1,A0均为0. 2．2 ARM 编程模型 图4—18 ARM数据类型存储图 见ARM的存储结构 第三十八页，共七十三页。 ARM体系结构支持表4—3所列的7种处理器模式。 表