系统级封装分析和总结.docx

系统级封装（Sip）问题的研究 1优势 较短的开发时间 系统级封装产品研制开发的周期比较短，市场响应时间比较快。 全新的SoC需要耗费大量的时间和金钱，许多产品(特别是消费类产品)不堪 重负。例如，某些SoC的上市时间长达18个月，而SiP可以将该时间削减50%或 更短。 满足小型化需求，缩短互联距离 将原本各自独立的封装元件改成以SiP技术整合，便能缩小封装体积以节省 空间，并缩短元件间的连接线路而使电阻降低，提升电性效果，最终呈现微小封装体取代大片电路载板的优势，又仍可维持各别晶片原有功能。 系统级封装可以使多个封装合而为一， 从而显着减小封装体积、重量，减少I／O引脚数，缩短元件之间的连线，有效传输信号。SiP可以将微处理器、存 储器(如EPROM和DRAM)、FPGA、电阻器、电容和电感器合并在一个容纳多达四或五个芯片的封装中。与传统的IC封装相比，通常最多可节约80%的资 源，并将重量降低90%。 通过垂直集成，SiP也可以缩短互连距离。这样可以缩短信号延迟时间、降 低噪音并减少电容效应，使信号速度更快。功率消耗也较低。 节约成本 系统级封装减少了产品封装层次和工序，因此相应地降低了生产制造成 本，提高了产品可靠性。虽然就单一产品而言封装制造成本相对较高。但从产业链整合、运营及产品销售的角度来看，SiP产品开发时间大幅缩短，而且通过 封装产品的高度整合可减少印刷电路板尺寸及层数，降低整体材料成本，有效减少终端产品的制造和运行成本，提高了生产效率 能实现多功能集成 系统级封装可以集成不同工艺类型的芯片，如模拟、数字和RF等功能芯片， 很容易地在单一封装结构内实现混合信号的集成化。 满足产品需求 第一，要求产品在精致的封装中具有更高的性能、更长的电池寿命和不断提高的存储器密度；第二要求降低成本并简化产品 因SiP是将相关电路以封装体完整包覆，因此可增加电路载板的抗化学腐蚀与抗 应力（Anti-stress）能力，可提高产品整体可靠性，对产品寿命亦能提升。 SiP设计具有良好的电磁干扰抑制效果，对系统整合客户而言可减少抗电磁干扰 方面的工作 2劣势 晶片薄化 晶片薄化是SiP增长面对的重要技术挑战。现在用于生产200和300毫米晶片 的焊线连接设备可处理厚度为50微米的晶片，因此允许更密集地堆叠晶片。如果更薄，对于自动设备来说将造成问题。晶片变得过于脆弱，因此更加易碎。 此外，从晶片到晶片的电子“穿孔”效果将损毁芯片的性能。IC的标准晶片薄化通常为175毫米。 较成熟封装产业成本较高 就单一产品而言封装制造成本相对较高。SiP一般使用多层结构的BT材质基板作为封装的载体，再加上各类元件组装、芯片封装及整个封装产品的测试费用，从封装制造的角度上来说成本的确比封装单芯片的SoC产品高。 2.3 Tessera Inc.的资深副总裁和首席技术官David B. Tuckerman认为，另一项挑战是需要适当的计算机辅助设计(CAD)工具，以便在多功能并行设计环境中充分进行电子、机械和热学设计。 随着SiP封装越来越密，越来越小，必须更好地了解系统级的散热路径。 “我们需要系统级的热学CAD模块，”Tuckerman说。 3市场 主要产品 蓝牙设备、手机、汽车电子、成像和显示产品、数码相机和电源；医疗电子装置和组件；穿戴装置；物联网 需求 行动装置产品对SiP的需求较为普遍 。就以智慧型手机来说，上网功能已是基本配备，因此与无线网路相关的Wi-Fi模组便会使用到SiP技术进行整合。基于安全性与保密性考量所发展出的指纹辨识功能，其相关晶片封装亦需 要SiP协助整合与缩小空间，使得指纹辨识模组开始成为SiP广泛应用的市场。另外，压力触控也是智慧型手机新兴功能之一，内建的压力触控模组 （Force Touch）更是需要SiP技术的协助。 除此之外，将应用处理器（AP）与记忆体进行整合的处理器模组，以及与感测相关的MEMS模组等，亦是SiP技术的应用范畴。 2015年Apple Watch等穿戴式产品问世后，SiP技术扩及应用到穿戴式产品。 市场容量 电子产品市场的发展需求和新材料、新工艺的出现推动了系统级封装技术不断发展和进步。目前，系统级封装已经被广泛应用于诸如手机、蓝牙、WLAN和包交换网络等无线通信、汽车电子以及消费电子等领域，虽然其份额还不是很大，但已经成为一种发展速度最快的封装技术。2004年，全球组装生产了18.9亿只系统级封装产品，2007年，预计将达到32.5亿只，年平均增长率约为12％。2007年，全球系统级封装产品的产值预计为80亿美元，其中系统级封 装典型应用产品的市场份额分布如下：手机为35％，数字电子为14％，无线局域网（WLAN）／蓝牙为12％，电源为12％，汽车电子为9％，图像／显示为6％，