项目C组合逻辑电路.pptxVIP

会计学;第7章 组合逻辑电路;ysstree@163.com;ysstree@163.com;组合逻辑电路： 1）输出仅由输入决定，与电路当前状态无关； 2）电路结构中无反馈环路（无记忆）。;7.1.1 组合逻辑电路的分析;最简与或表达式;逻辑图;真值表;逻辑图;真值表;逻辑图;真值表;7.1.2 组合逻辑电路的设计;;真值表;;;真值表;;例 旅客列车按发车的优先级别依次分为特快、直快和普客3种，若有多列列车同时发出发车的请求，则只允许其中优先级别最高的列车发车。试设计一个优先发车的排队逻辑电路。;;;例 使用与非门设计一个3输入、3输出的组合逻辑电路。输出F1、F2、F3为3个工作台，由3个输入信号A、B、C控制，每个工作台必须接收到两个信号才能工作：当A、B有信号时F1工作，B、C有信号时F2工作，C、A有信号时F3工作。;;;1 半加器;2、全加器;全加器的逻辑图和逻辑符号;实现多位二进制数相加的电路称为加法器。;7.2.2 数值比较器;逻辑表达式;7.3.1 二进制编码器;逻辑表达式;第34页/共85页;输入 10个互斥的数码 输出 4位二进制代码;逻辑表达式;第37页/共85页;在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。;逻辑表达式;逻辑图;7.4.1 二进制译码器;3位二进制译码器;逻辑表达式;集成二进制译码器74LS138;输入：自然二进制码;例 用3/8线译码器 74LS138 和两个与非门实现全加器。;因此得出：;　　二-十进制译码器的输入是十进制数的 4 位二进制编码（BCD码），分别用 A3、A2、A1、A0 表示；输出的是与 10 个十进制数字相对应的 10 个信号，用 Y9～Y0 表示。由于二-十进制译码器有 4 根输入线，10 根输出线，所以又称为 4线-10线译码器。;真值表;逻辑表达式;数码显示器;第52页/共85页;b=c=f=g=1，a=d=e=0时;显示译码器真值表;7.5.1 数据选择器;逻辑图;集成 双4选1 数据选择器 74LS153;例：用双4选1数据选择器和非门构成全加器。 解（1）分析设计要求; （2）写出数据选择器的输出函数逻辑函数。; （3）将全加器的输出逻辑函数式与数据选择器的输出函数逻辑函数式进行比较。;; （4）画连线图。;集成 8选1 数据选择器 74LS151;第64页/共85页;解：本题可以用代数法和卡诺图法求解。 代数法 选用数据选择器。由于F中有A、B、C三个变量，所以可选用8选1数据选择器，如74LS151。 写出标准 “与－或” 表达式。;写出8选1数据选择器的输出表达式。 比较 F与 Y两式中最小项的对应关系。设 Y＝F，A＝A2，B＝A1，C＝A0，Y式中包含 F式中的最小项时，数据取1，没有包含 F式中的最小项时，数据取0。;卡诺图法 选用数据选择器。由于F中有A、B、C三个变量，所以可选用8选1数据选择器，如74LS151。 写出标准 “与－或” 表达式。 画出F和8选1数据选择器输出逻辑函数Y的卡诺图。 比较F和Y的卡诺图。;第68页/共85页;例 7-10 分别用 8选1 数据选择器 74LS151 和 4选1 数据选择器 74LS153 实现逻辑函数：;（2）用4选1数据选择器74LS153实现。 以 A、B 为变量列出函数的真值表。 将输入变量A、B分别对应地接到74LS153的2个地址输入端A1、A0。对照函数的真值表和74LS153的真值表可知，将数据输入端D0接C、D1接C、D2接低电平0、D3接高电平1即可。;7.5.2 数据分配器;逻辑图;例 设计从格雷码到二进制码的转换电路。;B3 的卡诺图;B2 的卡诺图;B1 的卡诺图;B0 的卡诺图; 可以通过卡诺图化简法求得;例 设计一个将余3码变换为8421 BCD码的组合逻辑电路。;B3 的卡诺图;例 减法电路; 由真值表画出Dn和Cn的卡诺图，并得出;例 设计2位二进制数的比较电路;P189习题7-34（3）：用数据选择器74151实现逻辑函数：