单周期实验报告1.初步掌握利用Verilog硬件描述语言进行逻辑功能设计原.pdfVIP

  • 1
  • 0
  • 约9.04千字
  • 约 6页
  • 2023-02-02 发布于北京
  • 举报

单周期实验报告1.初步掌握利用Verilog硬件描述语言进行逻辑功能设计原.pdf

基本单周期 CPU 设计 517030910315 一、实验目的 1. 初步掌握利用Verilog 硬件描述语言进行逻辑功能设计的原理和方法。 2. 理解和掌握运用大规模可编程逻辑器件进行逻辑设计的原理和方法。 3. 理解硬件实现方法中的并行性,联系软件实现方法中的并发性。 4. 理解硬件和软件是相辅相成、并在设计和应用方法上的优势互补的特点。 5. 本实

您可能关注的文档

文档评论(0)

1亿VIP精品文档

相关文档