eda技术及应用实训报告.pdfVIP

. 电子科技大学信息科技学院 《EDA技术及应用》实训报告 学 号 1252100301 姓 名 指导教师：覃琴 2014 年 4 月 29 日 . . 实训题目：数字日历电路 1 系统设计 1.1 设计要求 1.1.1 设计任务 （1）用Verilog HDL语言设计出能够在 EDA 实训仪的 I/O设备和 PLD 芯片实现的数字 日历。 （2）数字日历能够显示年、月、日、时、分和秒。 （3）用EDA 实训仪上的8只八段数码管分两屏分别显示年、月、日和时、分、秒，即在 一定时间段显示年、月、日 （，然后在另一时间段显示时、分、秒 （如010101099）， 两个时间段能自动倒换。 （4）数字日历具有复位和校准年、月、日、时、分、秒的按钮，但校年和校时同用一个 按钮，即在显示年、月、日时用此按钮校年，在显示时、分、秒时则用此按钮校时。 （5）体现创新部分 1.1.2 性能指标要求 1 ）数字电路能够在一定的时间显示切换的功能，并且能手动校准年月日和时分秒 2 ）具有复位和进位的功能 3 ）能起到提示的作用，如闹钟或亮彩灯等。 1.2 设计思路及设计框图 1.2.1设计思路 如图 1.2.2所示 1 ） EDA 实训箱上的功能有限，可以用到的有 8支数码管和 12 个lED 灯。年、月、日 和时、 分、秒可以通过数码管显示， 年月日和时分秒的切换可以通过拨动开关控制，校正可 以通过按键实现。 2 ）输入的秒脉冲由 DEA 实训仪上的20MHZ晶 振经过分频得 到，秒脉冲 经过 60 分频后 产生 1 分钟脉冲信号 ，在经过 60 分频后 产生 1 小时的脉冲 信号 ，最后进行 24 分频 ，得 到 1 天的 脉冲 送 24进制的 cout 输出。在将两个 60 分频和一个 24 分频的输出 送 到送 到数码管的译 码器 输入端 ，得 到 24 小时的计时显示 结果 。由此得 到数字日历的计时器模块 。 . . 1.2.2设计框图 20MHZ 晶 振 显示器 显示器 显示器 cout cout 秒脉冲 分 输 二十四进制 六十进制计 六十进制计 频 入 计数器（时） 数器（分） 数器（分） 器 电 路 校时电路 图 1.2.2 数字钟的原理框图 2 各个模块程序的设计 2.1图 1 1HZ秒脉冲的分频模块元件符号 2.1输入的秒脉冲由 EDA 实训仪上的20MH