北航夏宇闻verilog讲稿ppt语法入门.pptVIP

模块的测试 如何把被测模块的响应变化记录到数据库文件中？ 举例说明： 下面的 Verilog 代码段可以代替测试文件中的系统任务$monitor initial begin $dumpfile(“vlog.dump”）； $dumpvars(0,top); end 第三十页，共六十三页。 语法详细讲解第五讲. Verilog 语法要点 目标: 理解Verilog 语言的一些重要规定. 学会认识一些有关的重要语言符号. 掌握Verilog 中如何规定时间单位 第三十一页，共六十三页。 语法详细讲解Verilog 与 C 的主要不同点 Verilog 有许多语法规则与 C 语言一致。 但与 C 语言有根本的区别： - 并行性 - 块的含义： initial 块 和 always块 两种赋值语句： 阻塞 赋值 “ = ” 非阻塞赋值 “〈= ” 第三十二页，共六十三页。 语法详细讲解空格和注释 Verilog 是一种格式很自由的语言。 空格在文本中起一个分离符的作用， 别的没有其他用处。 单行注释符用 //********* 与C 语言一致 多行注释符用 /* ------------------------- */ 与C 语言一致 第三十三页，共六十三页。 语法详细讲解整数和实常数 Verilog 语言中常数可以是整数或实数： 整数可以标明位数也可以不标明位数，表示方法： 《位数》‘《基数》《值》 其中《位数》表明该数用二进制的几位来表示 《基数》可以是二（b）、八（O）、十（d）或 十六（h）进制 《数值》可以是所选基数的任何合法的值包括 不定值 x 位和高阻值 z。 如:64‘hff01 8’b1101_0001 ‘h83a 实常数可以用十进制表示也可以用科学浮点数表示，如：32e-4 （表示0.0032） 4.1E3( 表示 4100） 第三十四页，共六十三页。 语法详细讲解字符串 Verilog 语言中，字符串常常用于表示命令内需要显示的信息。 用“ ”括起来的一行字符串，换新一行用 “\n” 字符,与 C 语言一致。 在字符串中可以用 C 语言中的各种格式控制符，如\t, \”, \\… 在字符串中可以用 C 语言中的各种数值型式控制符(有些不同)，如： %b(二进制), %o(八进制)， %d(十进制), %h(十六进制), %t(时间类型)，%s (字符串类型)… 第三十五页，共六十三页。 语法详细讲解标识符 所谓标识别符就是用户为程序描述中的Verilog 对象所起的名字。 标识符必须以英语字母（a-z, A-Z）起头，或者用下横线符（ _ ）起头。其中可以包含数字、$符和下横线符。 标识符最长可以达到1023个字符。 模块名、端口名和实例名都是标识符。 Verilog语言是大小写敏感的，因此sel 和 SEL 是两个不同的标识符。 第三十六页，共六十三页。 语法详细讲解合法和非法标识符 合法的： shift_reg_a busa_index bus263 非法的： 34net //不能用数字开头 a*b_net //不能含有非字母符号* n@263 //不能含有非字母符号@ Verilog 是大小写敏感的。所有的Verilog 关键词都是小写的。 第三十七页，共六十三页。 语法详细讲解特别的标识符 特别标识符是用 “\” 符开始，以空格符结束的标 识符。它可以包含任何可打印的ASCII字符。 但“\”符和空格并不算是标识符的一部分。 特别标识符往往是由RTL级源代码或电路图类型的 设计输入经过综合器自动综合生成的网表结构型 Verilog 语句中的标识符。 举例说明： \~#@sel , \bus+index , \{A,B} , Top.\3inst .net1 , //在层次模块中的标识名 第三十八页，共六十三页。 语法详细讲解系统任务和函数 $标识符 ‘$’ 符号表示 Verilog 的系统任务和函数 常用的系统任务和函数有下面几种： $time //找到当前的仿真时间 $display, $monitor //显示和监视信号值的变化 $stop