第二章TFT操作原理.pptVIP

液晶畫素 TFT Gate Line Data Line Cs Cs 液晶畫素 TFT Common Common Gate Line Data Line Cs Cs Cs on Common Cs on Gate 第六十三页，共一百一十一页，2022年，8月28日 （1）TFT本身的寄生电容（Cgs） 从TFT的结构了解到，栅极线与源/漏极都有重叠，而它们之间是以绝缘层相隔，因此，在栅源之间（Cgs），栅漏之间(Cgd)都会有寄生电容，这里仅考虑连接至画素电极这一侧的电容。而我们知道，TFT的源极和漏极是随着资料线和画素电极的正负互换并不是固定的，所以在有些文献中，这两个电容是可以互用的，但指的都是连接至画素电极这边的电容。因为只有画素电极会进入“电荷守恒”状态而有电容耦合效应，而至于连接至资料线的TFT的寄生电容，不会进入电荷守恒，所以不会考虑电容耦合效应，但是会考虑其驱动负载效应。 第六十四页，共一百一十一页，2022年，8月28日 （2）画素电极与扫描线间的寄生电容 A、画素电极与本身扫描线之间的电容（Cpg） 在有画素电极存在的区域，才可以控制液晶的转动来设定画素亮度，而没有画素电极的地方，由于无法施加电压而控制液晶的穿透度，所以必须加以遮蔽，除了前面所述的黑色矩阵外，有时会利用将画素电极与本身扫描线设计成有部分重叠，以扫描线来遮蔽，由于黑色矩阵是置于另一片彩色滤光片基板上，与画素电极的对准误差较大，需要较大的遮蔽范围，而扫描线是与画素电极在同一片TFT基板上，可以精准的遮蔽，因而可以得到较大的开口率，这样的做法，称为“内建型黑色矩阵”，由于画素电极与扫描线在制程上是有绝缘层阻隔的二者之间并不会形成短路，但是会形成寄生电容。 第六十五页，共一百一十一页，2022年，8月28日 B、画素电极与相邻扫描线之间的电容（Cpg’ ） 同样，若以相邻扫描线作为内建型黑色矩阵，亦会产生寄生电容。 第六十六页，共一百一十一页，2022年，8月28日 (3) 画素电极与资料线之间的电容 A、画素电极与本身资料线之间的电容（Cpd） 就传统的制程而言，画素电极与本身资料线间是不会产生寄生电容的，如果将资料线做成内建型黑色矩阵，则有可能会在两者之间加绝缘层，此时就会产生寄生电容。 B、画素电极与相邻资料线之间的电容（Cpd’ ） 画素电极与相邻资料线间的电容和上面所述一样，只有当资料线充当内建型黑色矩阵时，该寄生电容才会存在。 第六十七页，共一百一十一页，2022年，8月28日 4、造成信号延迟与驱动负载的寄生电容 还有一些画素中的电容，虽不会与画素电极有关而产生电容耦合效应影响画面，但是会造成信号延迟与驱动负载。 （1）TFT本身的寄生电容（Cgd） 除了上面提到的一端连接至画素电极的寄生电容以外，另一端就是栅极与资料线电极之间的寄生电容，因为两端各自会连接至资料线和扫描线的外部电压上，会成为资料线的驱动负载和扫描线的驱动负载。 第六十八页，共一百一十一页，2022年，8月28日 （2）资料线和扫描线之间的重叠（Cx1） 资料线和扫描线，各自在垂直方向上和水平方向上贯穿整个画素阵列，因此在每个画素上会有交错跨越的重叠面积，而形成寄生电容，这个电容也会成为资料线的驱动负载和扫描线的驱动负载。 (3) 资料线和下板共电极线的重叠（Cx2 ） 资料线和下板共电极线，各自在垂直方向上和水平方向上贯穿整个画素阵列，因此在每个画素上会有交错跨越的重叠面积，而形成寄生电容，这个电容也会成为资料线的驱动负载和下板共电极线的驱动负载。如果画素是Storage on gate设计，则不会有这个电容。 第六十九页，共一百一十一页，2022年，8月28日 （4）与上板共电极间的寄生电容（Cd0 ，Cg0 ） 想象一下，在整个的上板和下板之间，上板是布满的ITO，除了液晶电容以外，下板只要有电极的地方都会形成寄生电容，这些电容也会成为资料线的驱动负载和扫描线的驱动负载。 第七十页，共一百一十一页，2022年，8月28日 5、加入电容的画素等效电路 讨论了这些电容以后，将这些电容也纳入画素等效电路中，与画素电极相连的电容，共有接至下板共电极的存储电容Cs，接至上板共电极的液晶电容Clc，TFT的寄生电容Cgs，接至自身资料线的电容Cpd，接至相邻资料线的电容Cpd’，接至本身扫描线的电容Cpg，接至相邻扫描线的电容Cpg’，需要考虑这些电容的电容耦合效应。若未采用内建型黑色矩阵的TFT设计，则Cpd，Cpd’，Cpg，Cpg’的值甚小而可以忽略。 而负载电容包括：扫描线和资料线之间的电容Cx1，下板共电极和资料线之间的电容Cx2，TFT的寄生电容Cgd，资料线和上板共电极之间的电容Cd0，扫描线和上板共电极之